初步数据表
电压检测器
运营图（续）
AZ70XX
3.
在掉电后的TPH1的延迟时间
从目前V
CC
＆ LT ; V
S
-V
HYS
, V
OUT
将在其
逻辑低状态。在一般情况下，在额定输出电流和
V
CC,
V
OUT
可以下拉到电压低至
距离GND 0.4V 。 （参见电气
特性部分） 。
4.
V
OUT
将处于其逻辑低状态，而V
S
-
V
HYS
＆ GT ; V
CC
＆ GT ; V
OPR
对于断电操作。
5.
经过V
CC
低于V
OPR
时，输出为
理解过程把网络定义。
AZ70XX
图12是用于AZ70XX典型的时序波形
在上电期间和临时掉电期间。
下面是一些解释AZ70XX的操作。
1.
在上电期间内， V
OUT
将继续
未定义直至V
CC
上升超过V
OPR
（一般
0.8V ） 。之后的那一刻，输出将变得
有效的方式，并且在它的逻辑低状态而
V
OPR
＆ LT ; V
CC
＆ LT ; V
S
对于电工作。
2.
经过TPLH从此刻的延迟时间
V
CC
＆ GT ; V
S
中，V
OUT
将在它的逻辑高电平状态。在
一般情况下， V
OUT
是依赖于电压的
上拉电阻连接到。
典型应用
V
CC
R1
3.3k
V
CC
+5V
1
V
CC
AZ70XX
GND
2
OUT
3
LED
R1
220
1
V
CC
AZ70XX
GND
2
OUT
V
CC
3
+
C1
1
F
RESET
中央处理器
GND
图13.低电压指示
图14. CPU复位电路
2005年7月修订版1.3
BCD半导体制造有限公司
9
