AT32UC3L016/32/64
图4-1 。
在AVR32UC CPU概述
复位接口
OCD接口
中断控制器接口
强迫症
系统
电源/
RESET
控制
AVR32UC CPU流水线
MPU
指令存储器控制器
数据存储控制器
高
速度
总线从
高速巴士
高速总线主
高速
总线主控
高速巴士
CPU本地
公共汽车
主
CPU局部总线
CPU内存
4.3.1
管道概述
AVR32UC有三个流水线阶段，取指令（ IF ） ，指令译码（ ID ） ，并指令
化执行（ EX ） 。在EX阶段被分成三个平行小节1运算/逻辑
（ ALU ）部分，一是乘（ MUL ）部分，和一个加载/存储（ LS ）部分。
指令发出，完整的秩序。某些操作需要多个时钟周期来
完整的，并且在这种情况下，指令驻留在ID和EX级的所需num-
BER时钟周期。由于只有3流水线阶段，没有内部数据转发是
必需的，并且没有数据相关性可能出现在管道中。
图4-2第21页
示出了AVR32UC流水线级的概述。
高速巴士
20
32099HS–12/2011
