位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1275页 > ADSP-BF561SKB600 > ADSP-BF561SKB600 PDF资料 > ADSP-BF561SKB600 PDF资料4第35页
ADSP-BF561
串行外设接口（SPI ）端口 -
主定时
表27
和
图23
描述SPI端口主操作。
表27.串行外设接口（ SPI ） - 主时序
参数
时序要求
数据输入有效到SCK边沿（数据输入建立）
t
SSPIDM
t
HSPIDM
SCK采样边沿到数据输入无效
开关特性
t
SDSCIM
SPISELx低到第一个SCK边沿
t
SPICHM
串行时钟高周期
t
SPICLM
串行时钟低电平时间
串行时钟周期
t
SPICLK
t
HDSM
最后一个SCK边沿到SPISELx高
t
SPITDM
连续传输延迟
t
DDSPIDM
SCK边沿到数据输出有效（数据输出延迟）
t
HDSPIDM
SCK边沿到数据输出无效（数据输出保持）
民
7.5
–1.5
2
×
t
SCLK
– 1.5
2
×
t
SCLK
– 1.5
2
×
t
SCLK
– 1.5
4
×
t
SCLK
– 1.5
2
×
t
SCLK
– 1.5
2
×
t
SCLK
– 1.5
0
–1.0
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
6
+4.0
FLAG3–0
（输出）
t
SDSCIM
SPICLK
（ CP
= 0)
（输出）
t
SPICHM
t
SPICLM
t
SPICLKM
t
HDSM
t
SPITDM
t
SPICLM
SPICLK
（ CP
= 1)
（输出）
t
SPICHM
t
DDSPIDM
MOSI
（输出）
CPHASE
= 1
MISO
（输入）
最高位
有效
最高位
t
HDSPIDM
最低位
t
SSPIDM
t
HSPIDM
t
SSPIDM
t
HSPIDM
最低位
有效
t
DDSPIDM
MOSI
（输出）
CPHASE
= 0
MISO
（输入）
最高位
t
HDSPIDM
最低位
t
SSPIDM
t
HSPIDM
最高位
有效
最低位
有效
图23.串行外设接口（ SPI ） - 主时序
修订版E |
第35页64 |
2009年9月
