数据表
ADN4690E/ADN4692E/ADN4694E/ADN4695E
引脚配置和功能描述
NC
1
RO
2
RE
3
14
V
CC
ADN4692E/
ADN4695E
顶视图
（不按比例）
13
V
CC
12
A
11
B
10
Z
9
8
DE
4
DI
RO
1
RE
2
DE
3
DI
4
5
GND
6
Y
NC
10471-104
ADN4690E/
ADN4694E
顶视图
（不按比例）
8
7
6
5
V
CC
GND
7
B
10471-002
A
GND
笔记
1. NC =无连接。别
连接到该引脚。
网络连接gure 3 。
ADN4690E/ADN4694E
引脚配置
图4中。
ADN4692E/ADN4695E
引脚配置
表8.引脚功能描述
ADN4690E/
ADN4694E
PIN号
1
ADN4692E/
ADN4695E
PIN号
2
助记符
RO
描述
接收器输出。 1型接收机（ ADN4690E / ADN4692E ） ，启用后：
如果A - B ≥ 50 mV时，则RO =逻辑高电平。如果A - B ≤ -50毫伏，则RO =逻辑低电平。
2型接收机（ ADN4694E / ADN4695E ） ，启用后：
如果A - B ≥ 150毫伏，则RO =逻辑高电平。如果A - B ≤ 50 mV时，则RO =逻辑低电平。
接收器输出这些条件之外不确定的。
接收器输出使能。该引脚上的逻辑低电平可使接收器输出， RO 。
逻辑高电平在这个引脚放置RO为高阻状态。
驱动器输出使能。逻辑高电平在这个引脚使驱动器差分输出。
该引脚上的逻辑低电平时，驱动器的差分输出高阻抗状态。
驱动器输入。半双工（ ADN4690E / ADN4694E ） ，启用后：
在DI逻辑低电平迫使低和B高，而逻辑高电平DI力A高B低。
全双工（ ADN4692E / ADN4695E ） ，启用后：
逻辑低DI强制低和Z高，而逻辑高电平DI力高和Z低。
地面上。
同相驱动器输出Y.
反相驱动器输出Z.
接收器的同相输入A和同相驱动器输出A.
同相接收器输入A.
反相接收器输入B和反相驱动器输出B.
接收器反相输入B.
电源（ 3.3 V± 0.3 V ） 。
无连接。请勿连接到这些引脚。
2
3
4
3
4
5
RE
DE
DI
5
不适用
不适用
6
不适用
7
不适用
8
不适用
6, 7
9
10
不适用
12
不适用
11
13, 14
1, 8
GND
Y
Z
A
A
B
B
V
CC
NC
版本A |第20页第7
