位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第640页 > AD9633BCPZ-105 > AD9633BCPZ-105 PDF资料 > AD9633BCPZ-105 PDF资料1第7页
数据表
时序特定网络阳离子
表5 。
参数
同步时序要求
t
SSYNC
t
HSYNC
SPI时序要求
t
DS
t
DH
t
CLK
t
S
t
H
t
高
t
低
t
EN_SDIO
t
DIS_SDIO
描述
同步到CLK +建立时间上升沿
同步到CLK +保持时间上升沿
见图73
数据和SCLK的上升沿之间的建立时间
保存数据和SCLK的上升沿之间的时间
在SCLK的周期
公务员事务局和SCLK之间的建立时间
公务员事务局举办和SCLK之间的时间
SCLK脉冲宽高
SCLK脉冲宽度低
所需的SDIO引脚时，从一个输入切换到输出相对于一
SCLK的下降沿（图73中未示出）
所需的SDIO引脚时，从输出切换至输入相对于所述一
SCLK的上升沿（图73中未示出）
极限
0.24
0.40
2
2
40
2
2
10
10
10
10
AD9633
单位
纳秒（典型值）
纳秒（典型值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
时序图
请参考SPI寄存器设置的存储器映射寄存器描述部分和表21 。
N–1
VIN -X
N+1
N
t
A
CLK “
CLK +
DCO-
DDR
DCO +
DCO-
SDR
DCO +
FCO-
FCO +
按位
模式
D0–A
D0+A
D1–A
D1+A
FCO-
FCO +
按字节
模式
D0–A
D0+A
最高位
N – 17
D05
N – 17
最高位
N – 17
D10
N – 17
t
EH
t
EL
t
CPD
t
FCO
t
FRAME
t
PD
D08
N – 17
D06
N – 17
D04
N – 17
D02
N – 17
最低位
N – 17
D10
N – 16
t
数据
D08
N – 16
D06
N – 16
D04
N – 16
D02
N – 16
最低位
N – 16
t
LD
D09
N – 17
D07
N – 17
D05
N – 17
D03
N – 17
D01
N – 17
最高位
N – 16
D09
N – 16
D07
N – 16
D05
N – 16
D03
N – 16
D01
N – 16
D04
N – 17
D03
N – 17
D02
N – 17
D01
N – 17
最低位
N – 17
D05
N – 16
D04
N – 16
D03
N – 16
D02
N – 16
D01
N – 16
最低位
N – 16
D10
N – 17
D09
N – 17
D08
N – 17
D07
N – 17
D06
N – 17
最高位
N – 16
D10
N – 16
D09
N – 16
D08
N – 16
D07
N – 16
D06
N – 16
D1+A
图2. 12位DDR / SDR ，双线， 1 ×帧模式（默认）
第0版|第40 7
10073-004
D1–A
