AD8426
布局
为保证最佳性能
AD8426
在印刷电路板
水平，必须注意在电路板布局设计。
该
AD8426
销布置在一个合乎逻辑的方式来帮助
此任务。
OUT1
OUT2
+V
S
–V
S
共模抑制比过频
差的布局可能导致一些共模信号是
转换为到达仪表放大器之前差分信号。这样
当一个输入路径的频率响应的转换发生
它是从其他不同。为了保持CMRR在频率
高时，输入源阻抗和各路径的电容
应紧密匹配。在附加源电阻
输入的路径（例如，用于输入保护）应放置
靠近仪表放大器输入，降低的相互作用
输入从PCB走线寄生电容。
在增益寄生电容设置引脚也可以影响CMRR
过频。如果电路板设计，具有增益的组件
设置引脚（例如，开关或跳线），成分
应选择使寄生电容小，为
可能。
16 15 14 13
AD8426
-IN1 1
RG1 2
RG1 3
IN1 + 4
12 -in2
11 RG2
10 RG2
9
+IN2
5
6
7
8
09490-002
REF1
+V
S
REF2
–V
S
电源
一个稳定的直流电压应使用的instrumenta-供电
化放大器。噪声对电源引脚可产生不利影响
性能。看到PSRR性能曲线图22
图25以获取更多信息。
0.1μF电容应尽可能靠近每个
电源引脚。如图65 ，一个10 μF电容可
远离的部分。在大多数情况下，它可以通过共享
其它精密集成电路。
+V
S
图63.引脚排列图
包装的注意事项
该
AD8426
在一个16引脚，采用4 mm× 4 mm LFCSP封装用
无裸露焊盘。从另一个采用4 mm× 4 mm的厚度足迹
LFCSP部分不应该被复制，因为它可能不具有
正确的引脚间距和导线宽度尺寸。参阅
外形尺寸部分，以验证相应
维符号是否具有正确的尺寸。
隐藏桨套餐
该
AD8426
可在LFCSP封装，隐藏
桨。不同于芯片级封装，其中所述垫的限制路由
能力，这种封装允许的路线和过孔的正下方
该芯片。在这种方式中，充分积蓄的小LFCSP的空间
可以实现的。虽然该封装具有在中心没有金属
的部分的，在制造过程中留下了非常小的部
在每个包角暴露的金属，如图
图中的外形尺寸段64和图73 。
此金属连接到-V
S
通过的部分。由于该
短，过孔的可能性不应该放在下面这些
裸露的金属片。
隐
桨
0.1F
+ IN
R
G
10F
AD8426
In
REF
OUT
负载
–V
S
图65.电源去耦， REF和输出简称局部地
参考文献：
的输出电压
AD8426
开发相对于
参考端子上的电势。应注意，以
领带对REFx引脚连接到适当的地方地面。这应该
还有助于减少两个信道之间的串扰。
底部视图
裸露的金属
TABS
图64.隐藏桨包，底视图
09490-158
笔记
1.裸露的金属卡舌，四
本软件包角落
内部连接到-V
S
.
第0版|第23页28
09490-006
0.1F
10F
