AD8426
只有正信号路径被放大;负路径
不受影响。这种不平衡的放大降低的CMRR
该扩增fi er 。
不正确
正确
正确
初步的技术数据
供应有更多的余量。相反，在高温环境中，部分
需要从正电源的余量较少，但如有
到最坏情况的条件接近的负输入端的电压
供应量。
一个典型的部分功能，达到这一描述的边界
部分。然而，为了获得最佳性能，设计了几
数百毫伏的额外保证金的建议。由于信号
接近边界，内部晶体管开始饱和，
这可能会影响频率和线性性能。
AD8426
V
REF
V
REF
+
AD8426
V
REF
AD8426
+
布局
为保证最佳性能
AD8426
在印刷电路板
水平，必须注意在电路板布局设计。
该
AD8426
销布置在一个合乎逻辑的方式来帮助
此任务。
OUT1
OUT2
+V
S
–V
S
09490-053
OP1177
–
AD8426
–
图8.驱动参考引脚
输入电压范围
的三运算放大器架构
AD8426
适用涨幅
在去除共模电压之前第一阶段
差分放大器阶段。此外，输入晶体管在
第一级移位的共模电压上升的一个二极管
下降。因此，在第一和第二之间的内部节点
阶段（节点1和节点2中图7）经历一个组合
化获得的信号，共模信号，和一个二极管压降的。
这个组合的信号可以通过电源电压的限制，即使
当各个输入和输出信号都没有。
式（1）至式（3）可以用来理解如何
增益（G）的共模输入电压（V
CM
），差分输入
电压（V
差异
） ，以及参考电压（V
REF
）进行交互。值
为常数，V
-limit
, V
+ LIMIT
和V
REF_LIMIT
在不同temper-
atures示于表8中。这三分子式中，随着
的输入和输出范围的规格如表2和表3中，
设置部分的操作边界。
V
CM
V
CM
(
V
差异
)(
G
)
V
S
V
极限
2
16 15 14 13
AD8426
-IN1 1
RG1 2
RG1 3
IN1 + 4
12 -in2
11 RG2
10 RG2
9
+IN2
5
+V
S
6
REF1
7
REF2
8
09490-002
图9.引脚排列图
包装的注意事项
该
AD8426
在一个16引脚，采用4 mm× 4 mm LFCSP封装用
无裸露焊盘。从另一个采用4 mm× 4 mm的厚度足迹
LFCSP部分不应该被复制，因为它可能不具有
正确的引脚间距和导线宽度尺寸。参阅
概述了正确的尺寸尺寸段。
(1)
(2)
隐藏桨套餐
该
AD8426
可在LFCSP封装，隐藏
桨。不同于芯片级封装，其中所述垫的限制路由
能力，这种封装允许的路线和过孔的正下方
的芯片，使之充分积蓄的小LFCSP的空间可以
实现的。虽然包具有在中央没有金属
部，制造过程留下的一个非常小的部分
在每个包角部露出的金属，如图
图中的外形尺寸第10和图17 。
此金属连接
–
V
S
通过的部分。由于该
的短，通孔可能不应该被置于下方
这些裸露的金属片。
(
V
)(
G
)
差异
V
S
V
极限
2
(
V
差异
)(
G
)
V
CM
V
REF
2
V
S
V
REF
_
极限
2
(3)
表8.输入电压范围为常数不同
温度
温度
40°C
+25°C
+85°C
+125°C
V
-limit
0.55
0.35
0.15
0.05
V
+ LIMIT
+0.8
+0.7
+0.65
+0.6
V
REF_LIMIT
+1.3
+1.15
+1.05
+0.9
的共模输入电压范围向上移动与TEMP-
erature 。在低温下，部分需要额外的余量
从正电源，而邻近的负面操作
牧师珠三角|第12页20
–V
S
