数据表
引脚配置和功能描述
24
23
22
21
20
INV
DNC
DNC
DNC
R
FB
AD5790
V
OUT
1
V
REFP
2
V
DD
3
RESET
4
V
DD
5
CLR
6
LDAC
7
AD5790
顶视图
（不按比例）
19
18
17
16
15
14
13
AGND
V
SS
V
SS
V
REFN
DGND
SYNC
SCLK
图5.引脚配置
表5.引脚功能描述
PIN号
1
2
3, 5
4
6
助记符
V
OUT
V
REFP
V
DD
RESET
CLR
描述
模拟量输出电压。
正参考电压输入。在5 V到V范围内的电压
DD
- 2.5 V可以连接。
正模拟电源连接。在7.5 V至16.5 V的电压可以连接。 V
DD
必须是
去耦至AGND 。
低电平有效复位。触发该引脚返回
AD5790
它的上电状态。
低电平输入有效。触发该引脚将DAC寄存器设置为用户定义的值（见
表12
） ，并更新
DAC输出。输出值取决于所使用的DAC寄存器编码，二进制或二进制补码
补充。
低电平有效加载DAC逻辑输入。这是用来更新DAC寄存器，因此，在模拟输出。
当永久接为低电平时，输出更新SYNC的上升沿。如果LDAC在举行高
写周期中，输入寄存器被更新，但输出更新被保持关断，直到LDAC的下降沿。该
LDAC引脚不能悬空。
数字电源。电压范围为2.7 V至5.5 V V
CC
应去耦至DGND 。
数字接口电源。数字阈值电平参考施加在该引脚上的电压。电压范围是
从1.71 V至5.5 V
不连接。请勿连接到这些引脚。
串行数据输出。
串行数据输入。该器件具有24位输入移位寄存器。数据读入寄存器的下降沿
的串行时钟输入端。
串行时钟输入。数据移入输入移位寄存器的串行时钟输入的下降沿。数据
可以转移以高达35兆赫的速率。
电平触发的控制输入（低电平有效） 。这是帧同步信号，用于将输入数据。当
SYNC变为低电平，它使输入移位寄存器和数据然后被转移在上的下降沿
下面的时钟。 DAC的更新在SYNC的上升沿。
接地基准引脚数字电路。
负参考电压输入。
负模拟电源连接。在-16.5 V至-2.5 V范围内的电压可以连接。 V
SS
必须是
去耦至AGND 。
接地基准引脚的模拟电路。
反馈连接外部放大器。见
AD5790
特点
部分作进一步的详细信息。
反相输入连接外部放大器。见
AD5790
特点
部分作进一步的详细信息。
负模拟电源连接（V
SS
） 。在-16.5 V至-2.5 V范围内的电压可以连接。 V
SS
必须
去耦至AGND 。该桨叶可以进行电气连接提供了一个电源连接
在V制成
SS
销。因此建议该桨叶可热连接到铜层，以增强
散热性能。
版本B |第9页的28
7
LDAC
8
9
10, 21, 22, 23
11
12
13
14
V
CC
IOV
CC
DNC
SDO
SDIN
SCLK
SYNC
15
16
17, 18
19
20
24
EPAD
DGND
V
REFN
V
SS
AGND
R
FB
INV
V
SS
10239-005
笔记
1. DNC =请勿连接。不要连接到该引脚。
2.负模拟电源连接（V
SS
).
电压为-16.5 V至-2.5 V
可以连接。 V
SS
应脱钩
到AGND。桨叶可电LEFT
悬空提供的耗材
连接是AT THE VSS引脚。 IT IS
建议将焊盘热
连接到铜层，增强
散热性能。
V
CC
8
IOV
CC
9
DNC
10
SDO
11
SDIN
12
