ICS9FG108D
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚配置
XIN / CLKIN
X2
VDD
GND
REFOUT
vFS2
vOE_7
DIF_7
DIF_7#
VDD
DIF_6
DIF_6#
^OE_6
VDD
GND
^OE_5
DIF_5
DIF_5#
VDD
DIF_4
DIF_4#
vOE_4
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
GNDA
IREF
vFS0
vFS1
vOE_0
DIF_0
DIF_0#
VDD
DIF_1
DIF_1#
^OE_1
VDD
GND
^OE_2
DIF_2
DIF_2#
VDD
DIF_3
DIF_3#
vOE_3
^SEL14M_25M#
vSPREAD
DIF_STOP ＃
功能表
频率选择表
SEL14M_25M#
FS2 FS1 FS0输出（兆赫）
(FS3)
0
0
0
0
100.00
0
0
0
1
125.00
0
0
1
0
133.33
0
0
1
1
166.67
0
1
0
0
200.00
0
1
0
1
266.66
0
1
1
0
333.33
0
1
1
1
400.00
1
0
0
0
100.00
1
0
0
1
125.00
1
0
1
0
133.33
1
0
1
1
166.67
1
1
0
0
200.00
1
1
0
1
266.66
1
1
1
0
333.33
1
1
1
1
400.00
^表示内部120K上拉
V代表内部120K上拉下来
48引脚SSOP & TSSOP
电源组
PIN NUM BER
VDD
GND
3
4
10,14,19,31,36,40
15,35
不适用
47
48
47
描述
REFOUT ，数字输入， SMBus的
DIF输出
IREF
模拟VDD & GND为核心PLL
IDT
TM
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG108D
1542E 12/16/10
2
