SN65LVDS301

www.ti.com

SLLS681 - 2006年2月

推荐工作条件

(1)

民

V

DD

V

DDPLLA

V

DDPLLD

V

DDLVDS

V

DDn中（PP）的

电源电压噪声

幅度50兆赫（所有

耗材）

电源电压

1.65

喃

1.8

最大

1.95

单位

V

测试设置见

图12

F（ PCLK ）

≤

50MHz的; F（噪声） = 1Hz到2 GHz的

F（ PCLK ） > 50MHz的; F（噪声） = 1Hz到1MHz的

F（ PCLK ） > 50兆赫; F（噪声） > 1MHz的

1通道的发送模式，见

科幻gure 3

2信道的发送模式，见

图4

4

8

20

0.5

0.33

–40

100

100

40

15

30

65

3

0.67

85

5

测量PCLK输入

0.05/f

PCLK

0.02/f

PCLK

°C

PS- RMS

s

兆赫

mV

f

PCLK

像素时钟频率

3通道发射模式，见

图5

频率阈值待机模式，以积极的

模式

(2)

见

图16

t

H

架F

PCLK

T

A

t

JIT （元） PCLK

t

JIT （ TJ ） PCLK

t

JIT （ CC ） PCLK

PCLK输入占空比

工作自由空气

温度

PCLK RMS周期抖动

(3)

PCLK总抖动

PCLK高峰

周期到周期抖动

(4)

高电平输入电压

低电平输入电压

数据之前成立时间

PCLK转变

PCLK后数据保持时间

过渡

PCLK ，R [ 0 ： 7 ] ， G [ 0 ： 7 ] ， B [ 0 ： 7 ] ， VS ， HS， DE ， PCLK ， LS [ 1 ： 0 ] ， CPOL ， TXEN ， SWAP

V

IH

V

IL

t

DS

t

DH

(1)

(2)

(3)

(4)

0.7×V

DD

2.0

F（ PCLK ） = 65 MHz的;看

图8

2.0

V

DD

0.3×V

DD

V

V

ns

ns

未使用的单端输入必须保持高电平或低电平，以防止它们飘浮。

PCLK输入频率低于500 kHz的力量SN65LVDS301into待机模式。 500 kHz到3 MHz的输入频率

可以或可以不激活SN65LVDS301 。超过3 MHz的输入频率激活SN65LVDS301 。

周期抖动是相对于理想的期间超过10万次的随机样本的偏差中的信号的周期时间。

周期到周期抖动是在相邻的周期之间的信号的周期时间的变化;超过1000个相邻周期的随机样本

对。

提交文档反馈

11

产品预览

s