80960JA / JF / JD / JT 3.3 V微处理器
表4 。
引脚说明 - 处理器控制信号，测试信号和电源
名字
CLKIN
TYPE
I
描述
时钟输入
提供了处理器的基本时间基准无论是处理器
芯和在CLKIN速率运行外部总线。所有的输入和输出定时是
指定相对于CLKIN上升边缘。
RESET
初始化处理器，并清除其内部逻辑。在复位期间，
处理器放置在地址/数据总线和控制输出管脚在其空闲（不活动）
状态。
RESET
I
A（ L）
在复位过程中，输入引脚被忽略，除了锁定的/次， STEST
并按住。
RESET引脚内部有一个同步器。为确保可预测的处理器
在上电初始化时， RESET必须置最低10000 CLKIN
在V周期
CC
和CLKIN稳定。在一个温暖的复位，复位信号必须保持
最小的15个周期。
SELF TEST
启用或禁用处理器的内部自检功能，在
初始化。 STEST复位时将检查的结束。当STEST后，可将
处理器执行内部自检和外部总线信心的考验。当
STEST被拉高，处理器只执行外部总线信心的考验。
0 =自检关闭
1 =自检启用
失败
表示处理器的内置自测试的故障期间执行
初始化。 FAIL被复位后，立即断言和自检过程中切换到
表明个别测试的状态：
如果自检通过，处理器变为非触发失败，并开始从操作
用户代码。
当自检失败，则处理器断言失败，然后停止执行。
0 =自检失败
1 =自检通过
TCK
I
I
S（ L）的
O
R（ Q）
HQ ）
P（ Q）
测试时钟
是一个CPU的输入提供的计时功能对IEEE 1149.1
边界扫描测试（JTAG） 。状态信息和数据读入
处理器上的上升沿;数据同步输出下降沿的处理器。
测试数据输入
是串行输入引脚的JTAG 。 TDI采样的上升
边TCK的，在测试访问端口的SHIFT -IR和SHIFT -DR状态。
测试数据输出
是串行输出引脚的JTAG 。 TDO驱动在下降
TCK期间的测试访问端口的SHIFT -IR和SHIFT -DR状态的边缘。在
其他时间， TDO漂浮。 TDO没有时曾模式下浮动。
测试复位
异步复位测试访问端口（ TAP ）控制器功能
的IEEE 1149.1边界扫描测试（ JTAG ） 。当使用边界扫描
功能，连接这个引脚和V之间的下拉电阻
SS
。如果未使用的TAP ，
该引脚必须连接到V
SS
;然而，没有电阻。参见4.3节，
“连接建议”第40页。
测试模式选择
被采样在TCK的上升沿来选择的操作
测试逻辑对IEEE 1149.1边界扫描测试。
动力
标签用于向一个V外部连接
CC
板面。
PLL电源
是一个单独的V
CC
电源引脚的锁相环时钟发生器。它
旨在用于向V外部连接
CC
板面。在嘈杂的环境中，
添加一个简单的旁路滤波电路，以减少噪音引起的时钟抖动及其影响
在时序关系。
5 V参考电压
输入参考电压为5 V容限I / O
缓冲区。这个信号应连接到+ 5V以用于输入超出
3.3 V.如果所有的投入都来自3.3 V组件，此引脚应连接到3.3 V.
地
标签用于向一个V外部连接
SS
板面。
无连接
销。不要让任何系统连接到这些引脚。
STEST
I
S（ L）的
失败
O
R(0)
H（ Q）
P(1)
TDI
TDO
TRST
I
A（ L）
TMS
V
CC
VCCPLL
I
S（ L）的
–
–
VCC5
V
SS
NC
–
–
–
20
超前信息数据表
