0.6 ％的公差或
±
0.015 V.电位器R1是
10 kΩ和支持最小可调范围高达150的
毫伏。 IC2的建议是一种OP -07或等效
装置。 R2和R3必须相互匹配，在0.1％内具有良好的
TC跟踪保持V之间的0.3 LSB匹配
FT
和
V
FB
。如果0.1 ％的匹配不能满足，则电位器R4可以
被用来调整在V
FB
电压到需要的水平。 R1和
R 4应进行调整，使V
ST
和V
SB
正是
分别为+ 2.0V和-2.0V 。
模拟输入范围会按比例缩放就
于参考电压，如果需要不同的输入范围。
对设备操作的最大缩放因子是
±
的20％
Ⅴ的建议的参考电压
FT
和V
FB
。然而
曾经，因为该设备是激光调整优化perfor-
与曼斯
±
2.5伏参考，该装置的精度将
如果降低运营超过
±
2 ％的范围内。
以下错误的定义：
+ FS误差=阶梯偏移电压的顶端=
Δ （ + FS
-V
ST
1 LSB ）
-FS错误=阶梯偏移电压的底部=
Δ （ -FS
-V
SB
-1 LSB ）
其中+ FS （满刻度）的输入电压被定义为
1-10和1-11和-FS输入输出之间的过渡
电压被限定为0-00之间的输出转换
0-01.
模拟量输入
V
IN1
和V
IN2
是模拟输入端。这两个输入连接到
内部的同一点。任一个可以被用作一个
模拟量输入“感知” ，另一个是输入“ force."的
输入也可以连接在一起，并从同一从动
源。满量程输入范围是80％以上的基准的
电压或
±2
伏V
FB
= -2.5 V和V
FT
=+2.5 V.
模拟输入驱动器的要求是最小的
相比，由于传统的闪存转换器时，
只有5 pF的的SPT7810的极低的输入电容和
为300 kΩ的非常高的输入阻抗。例如，对于一个输入
信号
±
2 V峰峰值为10 MHz的输入频率，峰值
所需要的驱动电路的输出电流仅628
A.
时钟输入
时钟输入（ CLK ，
CLK
）设计成被驱动
差异与ECL电平。该时钟可被驱动单
自从结束
CLK
内部偏置为-1.3 V.
CLK
可能是
敞开，但0.01
F
旁路电容到AGND是中建议
谁料。如同所有的高速电路，适当的端接
需要避免信号反射和振荡可能
这可能会导致设备以触发在不必要的时间。
在CLK脉冲宽度（ tpwH ）必须保持10纳秒之间
300毫微秒，以确保内部的轨道和保持的正常操作
放大器。 （见时序图）。当操作该SPT7810
在取样以上3 MSPS的速率，则建议的
时钟输入的占空比保持在50％以优化性能。
模拟输入信号被锁存，在CLK的上升沿。
数字输出
输出的数据（ D0- D9）的格式为标准二进制。
这两个输出与ECL所示的输出电路
图4中的输出被锁存， CLK的上升沿
具有4毫微秒的传播延迟。有一个时钟周期的
CLK和有效的输出数据（见定时之间的延迟
图）。这些数字输出可以驱动50欧姆到ECL
当下拉至-2 V的总规定的功率电平
该装置的量不包括所使用的功率
这些负载。使用这些负载额外功率的话
变化在10和300 mW的典型（包括超出上限
负荷）根据输出代码。如果低功率电平
期望时，输出负载可以减小，但仔细
考虑到容性负载的关系，运行和文
阿婷频率必须加以考虑。
表二 - 输出数据信息
模拟量输入
> + 2.0 V + 1/2 LSB
+2.0 V -1 LSB
0.0 V
-2.0 V 1 LSB
<-2.0 V
OVERRANGE
D1O
1
O
O
O
O
输出代码
D9-DO
11 1111
11 1111
1111
111
OO OOOO OOO
OO OOOO OOOO
（ o表示逻辑0和1之间的闪烁位） 。
图3 - 输出电路
AGND
DGND
数据输出
超量程输出
超量程输出（ D10 ）是一个迹象表明，
模拟输入信号超过正满量程输入
电压1 LSB 。当这种情况发生时， D10将切换
为逻辑1。所有其他数据输出（ D0到D9）将保持在逻辑1
只要D10保持在逻辑1，此功能使得它
可以包括SPT7810到更高分辨率的系统。
评估板
该EB7810评估板可帮助设计人员在
展示SPT7810的全部性能。这
板包括一个参考电路，时钟驱动电路，输出
数据锁存器和一个板上重建的数字的
数据。应用笔记描述此操作
板，以及在SPT7810的测试信息是
也可提供。联系工厂的价格和可用性。
SPT
SPT7810
8
3/11/97
