位置：首页 > IC型号导航 > 首字符7型号页 > 首字符7的型号第0页 > 74FCT388915T10PY > 74FCT388915T10PY PDF资料 > 74FCT388915T10PY PDF资料1第1页
IDT74FCT388915T
3.3V低偏移基于PLL的CMOS时钟驱动器（ 3 -STATE ）
商业级温度范围
3.3V低偏移基于PLL
CMOS时钟驱动器
（具有三态）
产品特点：
0.5微米CMOS技术
输入频率范围： 10MHz的 - f2Q最大。规范
（ FREQ_SEL =高）
马克斯。输出频率： 150MHz的
引脚和功能与FCT88915T兼容， MC88915T
5非反相输出端，一个反相输出， 1 2倍的输出，
1 ÷ 2输出;所有输出为TTL兼容
??三态输出
占空比失真< 500PS （最大）
在CMOS输出电平32 / -16mA驱动器
V
CC
= 3.3V ± 0.3V
输入可通过3.3V或5V元件驱动
提供28引脚PLCC和SSOP封装
IDT74FCT388915T
70/100/133/150
描述：
该FCT388915T采用锁相环技术来锁定频
频率和输出与输入的参考时钟的相位。它提供了低
偏移时钟分布于高性能PC和工作站。一
的输出被反馈到PLL的反馈输入导致
基本为零跨器件的延迟。锁相环包括相位/
频率检测器，电荷泵，环路滤波器和压控振荡器。该VCO是
设计为40MHz到f2Q最多一个2Q的工作频率范围。
该FCT388915T提供8个输出，
Q5
输出从反相
Q输出。在第二季度运行在两倍的Q频率和Q / 2 ，在运行半
Q频率。
该FREQ_SEL控制提供输出额外÷ 2选项
路径。锁相环_EN允许PLL ，它是在静态试验中有用的旁路
模式。当PLL_EN低， SYNC输入可以被用作测试时钟。在
此测试模式下，输入频率并不限定于指定的范围和
的输出的极性是互补的，在正常操作（ PLL_EN
= 1）。 LOCK输出达到逻辑高电平时， PLL处于稳定状态
相位和频率锁定。当OE / RST为低电平时，所有输出处于在
高阻抗状态和寄存器的Q，
Q
和Q / 2输出复位。
该FCT388915T需要一个外部环路滤波器组件作为
建议在图3中。
功能框图
FEED BAC
电压
控制
振子
LF
REF_SEL
PLL_EN
0
1
M UX
2Q
(
÷
1)
(
÷
2)
1M
0
u
x
D
Q
LOCK
同步（0）
SYNC （1）
0M
u
1x
相位/频率。
探测器
CHARGE PUM P
Q0
DIVIDE
-By-2
FREQ_SEL
OE / RST
CP R Q
D
CP
R
Q
R
Q
Q
Q1
D
CP
Q2
D
的Cp R
D
CP
R
Q3
Q
Q4
D
的Cp R
D
的Cp R
Q
Q5
Q
Q/2
IDT标志是集成设备技术，Inc.的注册商标。
商业级温度范围
1
2008年10月
DSC-4243/7
2004集成设备技术有限公司
