AD7713
数字接口
在AD7713的串行通信端口提供了一个灵活
安排，让轻松连接到业界标准
微处理器，微控制器和数字信号处理器。
念到AD7713的串行可从输出数据访问
寄存器，控制寄存器，或从校准寄存器。一
串行写入到AD7713可以将数据写入到控制寄存器
或校准寄存器。
有两种不同的操作模式可供选择，以优化
不同类型的接口，其中AD7713可用作既可以作为
主系统（它提供串行时钟）或从（一
外部串行时钟可被提供给AD7713 ） 。这些
两种模式下，标记的自计时模式和外部时钟
模式，进行了详细的在下面的章节中讨论。
自时钟模式
输出数据寄存器。它复位为高电平时的数据的最后位
（或者第16位或第24位）从输出寄存器读出。如果
数据没有被从输出寄存器读出后，
DRDY
行会
仍然很低。输出寄存器将继续在更新
输出更新速率，但
DRDY
不会表明这一点。读
从设备在这种情况下将要访问的最近
字中的输出寄存器。如果一个新的数据字变为可用
能够输出寄存器当数据正在从输出读
把注册，
DRDY
将不指示这个和新的数据字
将丢失给用户。
DRDY
不会受从读
控制寄存器或校准寄存器。
数据只能从输出数据寄存器时访问
DRDY
是低的。如果
RFS
变低，
DRDY
高，无需转换数据
FER会发生。
DRDY
不会对阅读有什么影响
从控制寄存器或校准寄存器中的数据。
图10示出一个时序图，用于从AD7713读
在自计时模式。这个读操作是读
来自AD7713的输出数据寄存器。从CON组读
控制寄存器或校准寄存器是相似的，但在这些情况下，
该
DRDY
线是不相关的读出功能。根据
在输出更新率，它可以在较低的任何阶段中CON组
控制/校准寄存器的读周期，而不会影响读取和
其状态应该被忽略。无论从读操作
控制或校准寄存器必须读取的数据24位
从相应寄存器中。
图10示出了从AD7713读操作。对于
时序图所示，假定有一个上拉电阻
TOR在SCLK输出。同
DRDY
低，则
RFS
输入
拉低。
RFS
变低使的串行时钟
AD7713还放置字的MSB上的串行数据
线。所有后续的数据位同步输出一个高电平到低电平
串行时钟的过渡和有效之前，下面
这个上升时钟边沿。 SCLK的最终活性下降沿
时钟出了LSB和这个LSB为有效之前，最后的有源
个SCLK上升沿。一致的下一个下降沿
SCLK ，
DRDY
复位高。
DRDY
去高关闭
SCLK和SDATA输出。这意味着，数据保持
时间的最低位为比所有其他位稍短。
2
该AD7713可通过将配置的自同步模式
MODE引脚高。在这种模式下， AD7713提供
用于数据的传送和从串行时钟信号
AD7713 。这种自计时模式可以与处理器用来
允许外部设备时钟的串行端口，包括
大多数数字信号处理器和微控制器，如
68HC11和68HC05 。它还允许轻松连接到串行
与并行数据commu-系统并行转换电路
讯，使接口到74XX299通用移位寄存器
TER值没有任何额外的解码。中的移位寄存器的情况下，
串行时钟线应该有一个下拉电阻器来代替
在图10和图11所示的上拉电阻。
读操作
数据可以从任一输出寄存器被读出时，控制
注册或校准寄存器。 A0确定是否
数据的读访问数据的控制寄存器，或从
输出/校准寄存器。此A0信号必须保持有效
为串行读操作的持续时间。随着A0高，数据
从任一输出寄存器或从校准访问
化寄存器。加上A0低，数据被从控制访问
注册。
的功能
DRDY
线是仅依赖于输出
该装置的更新速率和输出数据稳压的读出
存器。
DRDY
变低时，一个新的数据字是在可用
DRDY （ O）
t
2
A 0 （I）的
t
3
t
4
RFS （I）的
t
5
t
6
SCLK （ O）
t
9
t
7
SDATA （ O）
最高位
t
8
t
10
最低位
3-STATE
图10.自时钟模式，输出数据读取操作
版本C
–19–
