ST6255C ST6265C ST6265B
4.5串行外设接口（ SPI ）
SPI外设是一个优化的同步
可编程串行传输接口
模式和主/从功能的支持
广泛的业界标准SPI规范。
SPI的接口还可以实现asynchro-
理性的数据传输，在这种情况下处理器的过
头被移出或移不限于数据传输
在一个中断驱动的基础上进行注册。
该SPI可以通过简单的用户控制软
器，以执行与低串行数据交换
成本外部存储器，或者与串行控制
外设驱动显示器，电机或继电器。
该SPI移位寄存器被同时送入
Sin针和饲料的Sout针，从而transmis-
锡安和接收基本相同proc-
ESS 。中的位的数目的合适的设置
数据帧可以允许不希望的领先滤波
数据位的输入数据流中。
该SPI包含一个8位数据/移位寄存器，
DSR ，除法寄存器， DIV ，一个模式控制稳压
存器MOD和其他寄存器， MISCR 。
该SPI可无论是在主模式或操作
在从模式下。
主模式是通过同步串行定义
由MCU所提供的时钟，通过适当亲
编程的时钟分频器（ DIV寄存器） 。奴隶
图30. SPI框图
中央处理器
周期
时钟
SPI
分频器
模式是由被供给的串行时钟规定
外部SCK引脚由外部主
装置。
为了获得最大的多功能性的SPI可以亲
编程样品无论是在上升或数据
SCK，有或无相移的下降沿
（时钟极性和相位选择） 。
仙， Sout的和SCK信号被连接成
备用I / O引脚功能。
对于串行输入操作，仙必须配置
为输入。对于串行输出操作， Sout为SE-
通过编程位的0口做为输出
其他寄存器：清除该位将置
该引脚作为一个标准的I / O线，同时设置位
将选择Sout的功能。
中断请求可以与相关联的
的发送或接收周期的结束;这是DE-
通过编程的比特数被罚款
数据帧，并通过使该中断。这再
任务与中断向量＃ 2相关联，
可以通过编程的SPIE位被屏蔽
该MOD寄存器。由于SPI中断
“或运算”与港口的中断源，中断
标志位可在DIV寄存器允许显示
刑中断请求。
SCK
滤波器
时钟
罪
滤波器
SOUT
8
数据总线
移
注册
VR001693
53/84
