飞思卡尔半导体公司
常规版本规格
1999年2月24日
记
如果有多个中断请求被挂起时，CPU的载体
高优先级中断网络连接RST 。较高优先级的中断实际上并没有中断
较低优先级的中断服务程序，除非该较低优先级的中断服务
日常清除I位。
4.2
中断处理
该CPU会执行下列操作开始中断服务：
存储CPU寄存器堆栈中的顺序显示在
图4-1 。
设置条件码寄存器中的I位，以防止进一步的中断。
加载带有适当的中断的内容，程序计数器
向量位置如图
表4-1 。
飞思卡尔半导体公司...
中断返回（ RTI）指令使恢复其寄存器的CPU
从堆栈内容如图
图4-1 。
事件引起的序列
通过一个中断显示在溢流图表中
图4-2 。
$0020
$0021
（下拉姆）
$00BE
$00BF
$00C0
$00C1
$00C2
拆垛
订单
（下栈）
n
n+1
n+2
n+3
n+4
条件码寄存器
累加器
变址寄存器
程序计数器（高字节）
程序计数器（低字节）
5
4
3
2
1
1
2
3
4
5
堆叠
$00FD
$00FE
$00FF
堆栈的顶部（ RAM ）
订单
图4-1 。中断堆叠顺序
摩托罗拉
4-2
中断
欲了解更多有关该产品，
转到： www.freescale.com
MC68HC05JB4
REV 2
