飞思卡尔半导体公司
1999年2月24日
常规版本规格
PA0
PA1
PA2
端口A
PA3
PA4/IRQ2
PA5
PA6
PA7
数据方向REG 。一
VDD
CPU控制
68HC05 CPU
RESET
和
IRQ
ALU
LVR
VREF
动力
供应
VSS
V3.3
RESET
IRQ
ACCUM
CPU寄存器
INDEX REG
CORE
定时器
0 0 0 0 0 0 0 0 1 1 STK PNTR
飞思卡尔半导体公司...
PB0/ICAP1
PB1
PB2
PB3/AD4
PB4/AD5
端口B
数据方向REG 。 B
OSC
÷2
OSC 1
OSC 2
程序计数器
16位定时器
(ICAP1)
与PB0共享
COND代码REG 1 1 1 H I N个Z
低速
USB
D+
D–
PC0/AD0
PC1/AD1
PC2/AD2
PC3/AD3
PC4/VRH
PC5/VRL
端口C
数据方向REG 。
176字节RAM
8位ADC
3584字节的ROM
图1-1 。 MC68HC05JB4框图
MC68HC05JB4
REV 2
概述
欲了解更多有关该产品，
转到： www.freescale.com
摩托罗拉
1-3
