74F160A 74F162A
功能说明
该74F160A和74F162A数模10的BCD
（ 8421 ）序列。来自国家9 （华丽联合），他们以递增
状态0 （ LLLL ） 。所有触发器的时钟输入端被驱动
平行通过一个时钟缓冲器。在Q的。因此所有的变化
输出（除因（ F160A的主复位）发生
作为一个结果，并同步于，所述低到高
在CP输入信号的转换。该电路有四个乐趣
操作damental模式，按优先级顺序：
异步复位（ F160A ），同步复位（ F162A ） ，
并行加载，计数和保持。五控制输入， Mas-
器复位（MR ， F160A ） ，同步复位（ SR ， F162A ）
平行使能（ PE ） ，计数使能并行（ CEP）和
计数使能涓流（ CET） -determine操作数的模式
ATION ，如图中的模式选择表。在低信号
MR覆盖所有其它输入和异步强制所有
输出低电平。在SR覆盖计数低信号和
并行加载，并允许所有输出变为低电平的
CP的下一个上升沿。在PE覆盖低信号
计数，允许在并行数据信息（P
n
)
输入要加载到触发器上的下一次上升
CP的边缘。用PE和MR （ F160A ）或SR （ F162A ）
高， CEP和CET许可证计数，当两者都高。
相反，在任CEP或CET抑制低信号
计数。
该F160A和F162A采用D型边沿触发触发器
和改变SR ， PE ， CEP和CET输入时，
CP处于任意状态不会导致错误的，其前提是
推荐的设置时间和保持时间，对于该
上升CP的边缘，观察到。
终端计数（ TC ）输出为高电平时， CET是
高和计数器状态9.要实现同步
多级专柜， TC输出可与使用
CEP和CET输入两种不同的方式。请参阅
在F568的数据表。在TC输出受解码
尖峰由于内部争用情况，因此不
推荐用作一个时钟或异步复位为
触发器，计数器或寄存器。在F160A和F162A
十进制计数器的TC输出完全解码，并可以
只有高状态9.如果一个十进制计数器预置到
非法状态，或者假定了一个非法状态时，功率为
应用，这将在两个返回到正常顺序
数，如图中的状态图。
逻辑方程：
计数使能
=
CEP
×
CET
×
PE
TC
=
Q
0
×
Q
1
×
Q
2
×
Q
3
×
CET
模式选择表
* SR
L
H
H
H
H
PE
X
L
H
H
H
CET CEP
X
X
H
L
X
X
X
H
X
L
对瑞星行动
时钟边沿（
复位（清）
负载（P
n
→
Q
n
)
计数（递增）
没有变化（保持）
没有变化（保持）
)
状态图
只有*对于74'F162A
H
=
高电压电平
L
=
低电压电平
X
=
非物质
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
