EF6805U3
图2 ：
TTL等效测试负载（ B口） 。
图3：
CMOS等效测试负载（ A口） 。
图4：
TTL等效测试负载（ A口
和C ） 。
图5：
漏极开路等效测试负载（口
C).
信号说明
为MCU的输入和输出信号，在所示
图1中，在下面的段落中描述。
V
CC
和V
SS
- 电源使用提供给MCU
这两个引脚。 V
CC
是权力和V
SS
是接地
连接。
INT - 该引脚为asynchro-能力
nously施加外部中断给MCU 。
请参考中断部分额外信息
化。
XTAL和EXTAL - 这些引脚提供控制IN-
把对theon片内时钟振荡电路。晶体，
一个电阻器或一个外部信号时，根据用户的
可选择的制造掩膜选项，可以
连接到这些引脚提供一个系统时钟
具有各种程度的稳定性/成本权衡。铅
长度和寄生电容这两个销
应该被最小化。请参阅内部时钟Gen-
员选项部分中，有关建议
这些输入。
注： PLCC引脚7 DIL封装/ 8针
包被连接到内部的保护。
定时器 - 引脚允许使用一个外部输入
以控制内部定时器电路，并且还到起始
tiate自检程序。请参阅定时器科
关于定时器电路的附加信息。
RESET - 该引脚允许单片机复位的
倍比自动复位功能的其他
已经在MCU 。 MCU可以通过PUL-复位
林志玲RESET低。请参阅第重置为额外
tional信息。
5/31
