FM24C08U / 09U - 8K位标准2线总线接口的串行EEPROM
AC测试条件
输入脉冲电平
输入上升和下降时间
&输入输出时序水平
输出负载
V
CC
X 0.1 V
CC
x 0.9
10纳秒
V
CC
×0.3到V
CC
x 0.7
1 TTL门和C
L
= 100 pF的
AC测试输入/输出波形
0.9V
CC
0.1V
CC
0.7V
CC
0.3V
CC
读取和写入周期限制（标准和低V
CC
范围2.7V - 5.5V ）
符号
f
SCL
T
I
参数
SCL时钟频率
噪声抑制时间常数
SCL ， SDA输入（最小V
IN
脉冲宽度）
SCL低到SDA数据输出有效
时间总线必须是自由前
一个新的传输开始
START条件保持时间
时钟低电平时间
时钟高电平时间
启动条件建立时间
（对于重复启动条件）
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
数据输出保持时间
写周期时间
4.5V至5.5V V
CC
2.7V至4.5V V
CC
100千赫
民
最大
100
100
0.3
4.7
4.0
4.7
4.0
4.7
0
250
1
300
4.7
300
10
15
3.5
400千赫
民
最大
400
50
0.1
1.3
0.6
1.5
0.6
0.6
0
100
0.3
300
0.6
50
10
15
0.9
单位
千赫
ns
s
s
s
s
s
s
ns
ns
s
ns
s
ns
ms
t
AA
t
BUF
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R
t
F
t
苏： STO
t
DH
t
WR
（注4 ）
注4 ：
写周期时间（t
WR
）是指一个写序列内部擦除/编程周期结束时的一个有效停止的时间。在写周期中，
FM24C08U / 09U总线接口电路都被禁止，允许SDA每个总线级的上拉电阻仍然很高，并且该设备不给其从地址作出响应。参考
"Write周期Timing"图。
总线时序
tF
大腿
为tLOW
SCL
为tLOW
tR
SDA
IN
SDA
OUT
;;
TSU： STA
THD： STA
THD： DAT
TSU： DAT
TSU： STO
TBUF
TDH
TAA
5
www.fairchildsemi.com
FM24C08U / 09U牧师A.3
