表1-2总线信号名称
名字
功能
程序存储器接口
pdb_m [15 ：0]的
CDBW [15 ：0]的
PAB [20 ：0]的
对于指令字程序数据总线读取或读取操作。
用于程序存储器的主要核心数据总线写操作。在cdbw的（只有这16位[ 31 ： 0 ]总线是
用于写程序存储器。 ）
程序存储器地址总线。数据在pdb_m公交车返回。
主数据存储器接口总线
CDBR_M [31 ：0]的
CDBW [31 ：0]的
XAB1 [23：0 ]
内存主要的核心数据总线读取。通过XAB1总线解决。
内存主要的核心数据总线写操作。通过XAB1总线解决。
主数据的地址总线。可寻址的字节
1
，即，与长数据类型。数据被写在
cdbw返回上cdbr_m 。也可用于访问内存映射I / O 。
二级数据存储器接口
XDB2_M [15 ：0]的
XAB2 [23：0 ]
在双内存用于辅助数据地址总线XAB2二级数据总线读取。
用于两个同时访问的第二次数据地址总线。能够解决的
唯一的话。数据在xdb2_m返回。
外设接口总线
IPBus [15 ：0]的
外设总线访问所有片上外设寄存器。该总线工作在相同的时钟速率为
主数据存储和访问，因此处理器时不会产生延迟。
写数据被从cdbw获得。读出的数据被提供给cdbr_m 。
1.字节访问只能发生在底部的内存地址空间的一半。的地址的MSB将被强制为0 。
1.5产品文档
中列出的文档
表1-3
都需要一个完整的说明和适当的设计与
56F8335和56F8135设备。文档可从当地的飞思卡尔分销商，飞思卡尔
半导体销售办事处，飞思卡尔文学配送中心，或在网上
http://www.freescale.com 。
表1-3芯片文档
话题
DSP56800E
参考手册
56F8300外设用户
手册
56F8300 SCI / CAN
Bootloader的用户手册
56F8335/56F8135
技术数据表
勘误表
描述
详细描述56800E系列的架构，
16位的混合控制器核处理器，并且
指令集
该56F8300外设的详细介绍
系列器件
在SCI的详细说明/ CAN的Bootloader
56F8300系列器件
电气和时序规范，引脚说明，
特定于设备的周边信息和包
说明（本文档）
细节可能存在的任何问题芯片
订单号
DSP56800ERM
MC56F8300UM
MC56F83xxBLUM
MC56F8335
MC56F8335E
MC56F8135E
56F8335技术数据，第1版
12
飞思卡尔半导体公司
初步
