SPI驱动器增强型继电器控制
TLE7236EM
串行外设接口（SPI ）
9.6
电气特性
除非另有规定：
V
DD
= 3.0 V至5.5V ，
V
BAT
= 9.0 V至16V ，
T
j
= -40
°C
+150
°C
典型值：
V
DD
= 5.0 V,
V
BAT
= 13.5 V,
T
j
= 25
°C
波什。参数
输入特性（ CS ， SCLK ， SI ）
9.6.1引脚低电平
CS
SCLK
SI
9.6.2引脚的高电平
CS
SCLK
SI
9.6.3 L-输入上拉电流通过CS
9.6.4 H-输入上拉电流通过CS
0
–
符号
分钟。
限值
典型值。
马克斯。
0.2*
V
DD
V
–
单位测试条件
V
CS （L）的
V
SCLK （L）的
V
SI （L）的
V
CS （H）的
V
SCLK （H）的
V
SI （H）的
I
CS （L）的
I
CS （H）的
0.5*
V
DD
–
V
DD
V
–
5
2.5
40
–
90
–
A
A
V
CS
= 0 V
V
DD
= 5 V
1)
V
DD
= 5 V
V
CS
= 0.5*
V
DD
1.5
–
–
A
1)
9.6.5 L-输入下拉电流通过引脚
I
SCLK （L）的
SCLK
I
SI （L）的
SI
9.6.6 H-输入下拉电流通过引脚
I
SCLK （H）的
SCLK
I
SI （H）的
SI
输出特性（ SO ）
9.6.7低电平输出电压
9.6.8高电平输出电压
9.6.9输出三态泄漏电流
计时
9.6.10串行时钟频率
9.6.11
9.6.12
9.6.13
9.6.14
V
DD
= 5 V
V
SCLK
=
V
SI
= 0.2*
V
DD
A
10
40
80
1)
V
DD
= 5 V
V
SCLK
=
V
SI
=
V
DD
V
V
的SO （L）的
V
SO （H）的
I
的SO （OFF）的
0
–
–
–
–
–
–
–
–
–
–
–
–
0.4
V
DD
-
0.4 V
-10
0
200
50
50
250
250
250
20
20
V
DD
10
5
–
–
–
–
–
–
–
–
A
I
SO
= 2毫安
I
SO
= -1.5毫安
V
CS
=
V
DD
f
SCLK
串行时钟周期
t
SCLK （ P）
串行时钟高电平时间
t
SCLK （H）的
串行时钟低电平时间
t
SCLK （L）的
启用前置时间（ CS下降至上升
t
CS （铅）
SCLK ）
兆赫=
ns
ns
ns
ns
ns
ns
ns
ns
–
1)
1)
1)
15年6月9日启用延迟时间（ SCLK下降沿上升
t
CS （滞后）
CS ）
16年9月6日的传输延迟时间（ CS上升到
CS下降沿）
17年9月6日数据建立时间（需要时间来SI
SCLK下降沿）
18年9月6日的数据保持时间（ SCLK下降沿到SI ）
1)
t
CS （ TD）
t
SI （ SU ）
t
SI （H）的
1)
1)
1)
数据表
32
1.0版， 2010-02-18
