TLV320AIC3007

SLOS619 - 2009年4月

.....................................................................................................................................................................................................

www.ti.com

最大PGA增益适用

允许用户限制最大PGA增益可以由应用

AGC算法。这可用于限制性PGA增益在情况下的环境噪声大于

编程的噪声阈值。它可以从0 dB，步长为0.5dB被编程为59.5分贝。

输入

信号

产量

信号

目标

水平

AGC

收益

攻击

时间

衰减时间

在AGC算法图25.典型的操作过程录制的讲话

注意，这里的时间常数是正确的，当在ADC不是双速率音频模式。时间

常量使用在控制寄存器中编程的Fsref值来实现的。然而，如果Fsref在设置

的寄存器，例如， 48千赫，但是实际的音频时钟或PLL编程实际上会导致不同的

Fsref在实践中，则该时间常量不会是正确的。

实际的AGC衰减时间最大值是基于计数器的长度，因此，最大的衰变时间尺度与

时钟设置所用。

表1

示出了NADC比率的最大时间的关系，可用于

AGC衰减。在实践中，这些最大的时间是很长的音频应用，不应限制任何

所需要的系统实用的AGC衰减时间。

立体声音频DAC

该TLV320AIC3007包含一个立体声音频DAC，支持采样率从8 kHz到96 kHz的。每

立体声音频DAC的通道由一个数字音频处理块，数字内插滤波器，多比特

数字Σ-Δ调制器，和一个模拟重建滤波器。该DAC被设计为提供增强的

表现在通过提高采样和图像过滤低采样率，从而保持

内的强烈抑制了Δ-Σ调制器和信号图像内的量化噪声产生

声音频带以外20千赫。这是通过保持上采样的速率恒定在128× Fsref和实现

改变过采样比作为输入采样率被改变。对于48 kHz的一个Fsref ，数字

Δ-Σ调制器总是工作在6.144兆赫的速率。这确保了量化噪声产生的

内的Δ-Σ调制器保持低的频带低于20 kHz的范围内，在所有的采样率。同样，

对于一个Fsref率44.1千赫，数字delta-sigma调制器总是工作在5.6448兆赫的速率。

以下限制适用的情况下，当PLL掉电和双率音频模式

在DAC启用。

允许的Q值= 4 ，8，9 ，12，16

其中，相当于Fsref可以通过打开PLL可以实现Q值

Q = 5，6， 7（集合P = 5 /6/7和K = 16和使能PLL）的

Q = 10 ，14（集P = 5， 7和K = 8和PLL使能）

30

提交文档反馈

产品文件夹链接（ S） ： TLV320AIC3007

版权所有 2009年，德州仪器