位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第591页 > TMS320F28035RSHT > TMS320F28035RSHT PDF资料 > TMS320F28035RSHT PDF资料1第27页
TMS320F28030 ， TMS320F28031 ， TMS320F28032
TMS320F28033 ， TMS320F28034 ， TMS320F28035
www.ti.com
SPRS584E
–
2009年4月
–
修订2011年3月
3.3
3.3.1
简要说明
中央处理器
该2803x （ C28x的）家庭是TMS320C2000 微控制器（ MCU）平台中的一员。该
C28x的基于控制器具有相同的32位定点架构为现有的C28x微控制器。这是一个非常
高效的C / C ++引擎，使用户不仅要制定自己的系统控制软件中的一个高层次的
语言，而且使用C / C ++的数学算法实现发展。该设备是高效的
MCU运算任务，因为它是在通常由单片机进行处理，系统控制任务。这
效率，则不再需要在许多系统中的第二处理器。的32 ×32位MAC 64位
处理能力，使得控制器有效地处理更高的数据精度的问题。
再加上自动上下文保存关键寄存器的快速中断响应，从而导致器件
这是能够服务于以最小的延迟许多异步事件。该装置具有一个
与流水线内存8级深的管道保护的访问。这个流水线使得它在执行
高速行驶时不诉诸昂贵的高速存储器。特别分支前瞻硬件
最大限度地减少了延迟有条件的不连续性。特殊存储条件操作进一步提高
性能。
3.3.2
控制律加速器（ CLA ）
于C28x控制律加速器是一个单精度（ 32位），浮点单元，其延伸
通过将并行处理的C28x的CPU的能力。该CLA是一个独立的处理器，其
自己的总线结构，获取机制和管道。八个单独的共轭亚油酸的任务，或者例程，可以是
指定的。每个任务由软件或外设，如ADC，一个的ePWM ，或CPU定时器0开始。
并且，CLA在一个时间到完成执行一个任务。当任务完成时，主CPU通过通知
一个中断给PIE和共轭亚油酸自动开始下一个最高优先级的待决任务。劳委会
可直接访问ADC结果寄存器和的ePWM + HRPWM寄存器。专用消息
的RAM提供给主CPU和CLA之间传递附加数据的方法。
3.3.3
内存总线（哈佛总线结构）
与许多单片机型器件，多条总线用于移动存储器之间的数据
外围设备和CPU 。存储器总线体系结构中包含一个程序读总线，数据读取总线，和
数据写总线。该程序读总线由22地址线和32条数据线。的数据读取和
写总线包括32条地址线，每32条数据线。 32位宽的数据总线的使
单周期32位运算。多总线结构，通常被称为哈弗总线，使得
C28x的获取指令时，读出的数据值和写在一个周期内的数据值。所有外设和
附连到存储器总线存储器的优先级的存储器存取。的存储器总线通常，优先级
访问可以被概括如下：
最高：
数据写入
程序写入
数据读取
程序读取
最低：
取
（同时进行程序读取和取指令可以在不发生
内存总线）。
（同时进行程序读取和取指令可以在不发生
内存总线）。
（同时进行数据和程序写入不能在发生
内存总线）。
（同时进行数据和程序写入不能在发生
内存总线）。
版权
2009-2011年，德州仪器
功能概述
27
提交文档反馈
focus.ti.com ：
TMS320F28030 TMS320F28031 TMS320F28032 TMS320F28033 TMS320F28034 TMS320F28035
