位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第148页 > TMS320C31PQL50 > TMS320C31PQL50 PDF资料 > TMS320C31PQL50 PDF资料1第1页
TMS320C31 ， TMS320LC31
数字信号处理器
SPRS035B - 1996年3月 - 修订1999年1月
D
D
D
D
D
D
高性能浮点数字
信号处理器（DSP） ：
- TMS320C31-80 （5 V）的
25 - ns指令周期时间
440 MOPS ， 80 MFLOPS ， 40 MIPS
- TMS320C31-60 （5 V）的
33 - ns指令周期时间
330 MOPS ， 60 MFLOPS ， 30 MIPS
- TMS320C31-50 （5 V）的
40 - ns指令周期时间
275 MOPS ， 50 MFLOPS ， 25 MIPS
- TMS320C31-40 （5 V）的
50 - ns指令周期时间
220 MOPS ， 40 MFLOPS ， 20 MIPS
- TMS320LC31-40 （ 3.3 V ）
50 - ns指令周期时间
220 MOPS ， 40 MFLOPS ， 20 MIPS
- TMS320LC31-33 （ 3.3 V ）
60 - ns指令周期时间
183.7 MOPS ， 33.3 MFLOPS ， 16.7 MIPS
32位高性能CPU
16位/ 32位整数和32位/ 40位
浮点运算
32位指令字， 24位地址
两个1K
×
32位单周期双接入
片上RAM块
引导程序加载器
D
D
D
D
D
D
D
D
D
D
D
D
D
片上存储器映射的外设：
- 一个串口
- 2个32位定时器
- 一通道直接存储器存取
（ DMA）协处理器的并行I / O
和CPU运行
制造使用0.6
m
增强
性能注入CMOS （ EPIC ）
技术由德州仪器（ TI ）
132引脚塑料四方扁平封装
（ PQ后缀）
八扩展精度寄存器
两个地址发生器与八
辅助寄存器和两个辅助
注册运算单元（ ARAUs ）
两种低功耗模式
两个和三个操作数指令
并行算术/逻辑单元（ ALU ）和
在单周期乘法器执行
块重复功能
零开销循环利用单周期
分支机构
有条件的调用和返回
联锁说明
多支持
总线控制寄存器配置
选通控制等待状态产生
描述
在TMS320C31和TMS320LC31 DSP的32位浮点处理器， 0.6英寸制造
m
三电平金属的CMOS工艺。在TMS320C31和TMS320LC31是TMS320C3X的一部分
新一代德州仪器（TI）的DSP 。
的TMS320C3X的内部总线连接和专用数字信号处理指令集具有的速度和
灵活地执行高达每秒8000万次浮点运算（ MFLOPS ） 。在TMS320C3X
在硬件上实现功能优化速度等处理器通过软件或实施
微码。此硬件密集型方法提供性能先前在单个芯片上不可用。
在TMS320C3X可以在一个单一的整数或浮点数数据进行并行乘法和ALU操作
周期。每个处理器还具有一个通用寄存器文件中，一个程序的高速缓存，专门ARAUs ，
内部双存取存储器，一个DMA通道支持并发I / O，以及一个简短的机器周期时间。
高的性能和易用性是这些特征的结果。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
EPIC和TI是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1999年，德州仪器
邮政信箱1443
休斯敦，得克萨斯州77251-1443
1
