TMS320C5X ， TMS320LC5x
数字信号处理器
SPRS030A - 1995年4月 - 修订1996年4月
外部接口
在“ C5X支持广泛的系统连接要求。程序，数据和I / O地址空间
提供接口到存储器和I / O ，最大化系统吞吐量。完整的16位地址和数据总线上，沿
与PS ，DS和IS空间选择信号，允许在三个空间寻址64K的16位字。
I / O设计由具有予简化的输入/输出处理的方式相同的内存。 I / O设备映射到I / O
使用处理器的外部地址和数据总线相同的方式的地址空间，存储器映射的
设备。
的' C5X外部并行接口提供不同的控制信号，以方便连接的器件。该
R / W输出信号提供给指示当前周期是读操作还是写操作。该STRB输出信号
为所有外部循环定时基准。为方便起见，该设备还提供了对RD和
我们的输出信号，它表示在读与写周期，分别连同定时信息对于那些
周期。这些信号的可用性，用于连接外部设备，以最大限度地减少所需的外部门
在“ C5X 。
接口到存储器和不同速度的I / O设备是通过使用READY线来实现的。当
交易均采用较慢的设备中，“ C5X处理器等待，直到其他设备完成其功能
和信号经由READY线的处理器。一旦就绪指示从提供回' C5X
外部设备，继续执行。
总线请求（BR ）信号结合使用的其它“ C5X接口信号进行仲裁外部
全局存储器的访问。全局存储器是其中将BR信号被认定外部数据存储器空间
在接入的开始。当外部全局存储器设备接收总线请求，该
外部设备作出反应，声称READY信号的全局内存访问仲裁和后
全球接入完成。
外部的直接存储器存取（ DMA ）功能
所有“ C5X设备单存取RAM提供了一个独特的功能，允许另一个处理器来读取和写入
到' C5X内部存储器。用于启动读或写操作的' C5X单存取RAM中，主机或
主处理器要求DSP的外部总线上保持状态。当HOLDA ，主机确认
可以通过拉动BR信号低请求接入到内部总线。不像保持模式，它允许
当前的操作来完成，并允许CPU操作继续（如果状态位HM = 0）， BR-要求的DMA
总是停止当前正由CPU所执行的操作。访问内部总线总是被授予
在第三个时钟周期后，在接收到的BR信号。在PQ封装，引脚室内空气质量也表明，当公交车
访问已被批准。在PZ包，所以主机需要等待两个时钟该引脚不存在
驾驶公车的要求低开始DMA传输之前后周期。
主机端口接口（ HPI ） （ TMS320C57S ， TMS320LC57 ，只有TMS320LC57S ）
HPI的是用于连接一个主机处理器的' C57S /' LC57一个8位的并行端口。主机端口
通过专用的内部总线连接到2K的字片上缓冲器。专用总线允许CPU
不间断地工作，同时主机处理器访问的主机端口。 HPI的存储器缓冲器是单通路
RAM块是由CPU和主机进行访问。 HPI的存储器也可以被用作
通用的数据或程序存储器。 CPU和主机访问HPI的控制寄存器
（ HPIC ）和主机可通过HPI地址寄存器地址的HPI存储器（ HPIA ） 。
的16位字的数据传送发生作为两个连续的字节与一个专用引脚， HBIL ，表示是否
的高或低字节被发送。两个控制引脚， HCNTL1和HCNTL0 ，控制主机访问
HPIA ， HPI的数据（带有可选的自动地址增量） ，或HPIC 。主机可以中断
“ C57S / ”通过写HPIC LC57 。在' C57S / ' LC57可以中断主机配有专用HINT引脚主机
确认和清除。
30
邮政信箱1443
休斯敦，得克萨斯州77251-1443
