用户手册
C166S V2
介绍
1
介绍
C166S V2是最近一代流行C166的一个成员
微控制器内核。 C166S V2结合了高性能和增强的模块化
架构。它的开发是为了提供方便的迁移，从标准的现有C16x到
新C166S V2核心，其出色的DSP性能和高级中断
处理。该系统体系结构继承了成功的硬件和软件的概念
已建立的C16x 16位微控制器系列。 C166代码
兼容性能重新使用现有的代码。这极大地减少了时间，用于─
市场对新产品的开发。
以下功能位置C166S V2战略性当代和新兴
市场对性能要求极高的实时应用：
- 高CPU性能。单时钟周期执行一倍性能的
相同的CPU频率（相对于C166的性能）。
- 内置先进的MAC单元极大地提高了DSP性能。
- 高内部程序存储器带宽和取指令流水线
显著改善程序流的规律性，并优化读取到执行
管线。
- 先进的数据存储结构和多种高速数据总线提供
透明的数据访问（ 0次）和高带宽的高效DSP处理。
- 高级的异常处理块用多级仲裁能力的产量
恒星中断性能，极小的延迟。
- 升级后的外设事件控制器支持高效，灵活的DMA功能
支持广泛的快速外设。
- 高度模块化的架构和灵活的总线结构提供了有效的方法
集成应用专用外设生产以客户为导向的衍生物。
本用户手册介绍了新标准C166S V2内核独立于它的
使用的专用产品。因此Differencies现有的标准产品都
用户手册的产品（或目标规范）中所述。
1.1
–
–
–
–
–
–
–
–
–
–
技术概述
5级执行流水线
2级取指令流水线与FIFO的指令预取
管道与转发，控制数据的依赖硬件
代码和数据的线性地址空间（冯诺依曼体系结构）
多个高带宽内部总线对数据和指令
有扩展I / O区域增强的内存映射
16兆字节共线性地址空间
C16x系列兼容芯片上的特殊功能寄存器区
快速乘法（ 16位×16位）在一个CPU时钟周期
师（ 32位/ 16位）的21个CPU时钟周期快后台执行
用户手册
1-9
V 1.7, 2001-01
