PD30181A ， 30181AY
(3/3)
信号名称
SYSDIR
记
I / O
O
功能
数据总线隔离缓冲方向控制
访问设备要比SDRAM或其他，只有当该信号有效
SyncFlash存储器装置。来的信号是在读高级别
在写周期的周期，并在较低的水平。
使数据总线隔离缓冲连接
SDRAM和SyncFlash存储器中这个信号被设置为高电平
周期和为低电平时访问的任何其他设备时。
DMA服务请求信号
的DRQ （1： 0） ＃信号进行采样TCLOCK的上升沿。有
确保在有效电平保持该信号，直到DMA请求
承认。当不使用DRQ设置此信号无效（ 1 ： 0 ） ＃
信号。
启用DMA服务请求
此信号变为有效电平，当访问目标设备发生
通过DMA传输。
DMA传输完成信号（漏极开路）
这个信号被驱动为在有效电平，当DMA传输已经完成。
在传输时，该信号作为一个DMA停止请求输入
信号。
不可屏蔽中断输入
这是不能相对于被屏蔽的中断请求信号
CPU核心。当V
R
4181A正常启动和MPOWER信号
是高电平时，从NMI ＃引脚输入通过连接到CPU核心
加护病房。而MPOWER信号为低电平时，输入到NMI ＃销
由PMU作为NMI停机的一个源被监视。
备用功能
–
SYSEN ＃
记
O
–
DRQ （1:0 ） ＃
I
–
DAK （1:0 ） ＃
O
–
TC（ 1：0 ） ＃
I / O
GPIO （ 53:52 ）
NMI ＃
I
–
记
该SYSEN ＃和SYSDIR信号被缓冲的控制信号用来隔离SDRAM和SyncFlash
存储巴士从其他低速设备总线。从其他分离高速存储器访问路径
设备减小了V的系统总线上的负载
R
4181A与SDRAM或SyncFlash
内存。当使用系统总线隔离缓冲器，所述SYSEN ＃之间的对应关系，并
SYSDIR信号和数据总线隔离状态，如下所示。
SYSEN ＃
0
SYSDIR
0
总线操作
允许通过数据总线隔离缓冲连接
写周期为ROM，闪速存储器，SRAM ， ISA设备，CF卡/ PC
卡，或其他通用设备
休眠模式
允许通过数据总线隔离缓冲连接
读周期的ROM，闪存， SRAM ， ISA设备， CF卡/ PC
卡，或通用设备
禁止通过数据总线隔离缓冲连接
读/写周期或SDRAM内存SyncFlash
0
1
1
0
12
数据表U16277EJ1V0DS
