W25X10AL ， W25X20AL ， W25X40AL ， W25X80AL
7.1
封装类型
所有器件均采用8引脚塑料150密耳SOIC宽（包代码SN ）
(1)
如图1a中
和8焊盘引脚6x5毫米WSON （包代码ZP ）为分别显示在图1c和1d 。该
W25X40AL和W25X80AL提供两个8引脚塑料208密耳SOIC宽（包代码
SS），如图1b和8引脚300mil的DIP（包代码，DA） 。包图和
尺寸在该数据表的最后说明。
7.2
片选（ / CS ）
在SPI片选（ / CS ）引脚可启用和禁用设备操作。当/ CS为高电平时，器件
取消和串行数据输出（ DO ）引脚处于高阻抗。取消选中时，器件
功耗会在待机状态下的水平，除非内部擦除，编程或状态寄存器周期
正在进行中。当/ CS被拉低该设备将被选中，功耗将增加
到活性水平与指示可以写入和从设备中读取的数据。上电后， / CS
必须从高转换到低前一个新的指令将被接受。在/ CS输入必须追踪
在上电时VCC电源电平（见“写保护”和图20 ） 。如果需要一个上拉电阻
上/ CS可以用来实现此目的。
7.3
串行数据输出（ DO ）
SPI串行数据输出（ DO）引脚提供的数据和状态的方式进行串行读取
（移出）的设备。数据被移出串行时钟（ CLK ）输入引脚的下降沿。
7.4
写保护（ / WP ）
写保护（ / WP ）引脚可用于防止状态寄存器被写入。在使用
与结合状态寄存器的块保护（ BP2 ， BP1和BP0 ）位和状态寄存器
保护（SRP）位，它的一部分或整个存储器阵列可以硬件保护。在/ WP引脚
低电平有效。
7.5
保持（ / HOLD ）
保持（ / HOLD ）引脚可同时积极选择的设备被暂停。当/ HOLD是
拉低，而/ CS为低电平时， DO引脚将在对DIO和CLK高阻抗和信号
引脚都将被忽略（不关心） 。当/ HOLD拉高，设备操作就可以恢复。该
/保持功能可以在多个设备共享相同的SPI信号是有用的。 （ “见保持
功能“ ）
7.6
串行时钟（CLK ）
SPI串行时钟输入（ CLK）引脚提供了串行输入和输出操作的时序。 （ “见
SPI操作“ ）
7.7
串行数据输入/输出（ DIO）的
SPI串行数据输入/输出（ DIO）引脚提供了指令，地址和数据的方法
被串行写入（移入）的设备。数据锁定在串行时钟的上升沿
（ CLK ）输入引脚。在DIO引脚也可以作为输出时，快速读取双输出指令
执行。
注1 ：见“有效部件号和顶端标记”部分中，记2特殊的订购信息。
-7-
出版日期： 2009年10月7日
版本D
