W9712G6JB
44.数据建立时间和保持时间的降额。
DDR2-667 ， DDR2-800和DDR2-1066 TDS / TDH降额使用差分数据选通
DQ
SLEW
率
（V / ns的）
ΔtDS ， ΔtDH
为DDR2-667 ， DDR2-800和DDR2-1066降额值（ ' PS '的所有单位;说明适用于
整个表）
DQS /
的DQ
差分压摆率
4.0 V / ns的
3.0 V / ns的
2.0 V / ns的
1.8 V / ns的
1.6 V / ns的
1.4 V / ns的
1.2 V / ns的
1.0 V / ns的
0.8 V / ns的
ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH ΔtDS ΔtDH
2.0
1.5
1.0
0.9
0.8
0.7
0.6
0.5
0.4
100
67
0
-
-
-
-
-
-
45
21
0
-
-
-
-
-
-
100
67
0
-5
-
-
-
-
-
45
21
0
-14
-
-
-
-
-
100
67
0
-5
-13
-
-
-
-
45
21
0
-14
-31
-
-
-
-
-
79
12
7
-1
-10
-
-
-
-
33
12
-2
-19
-42
-
-
-
-
-
24
19
11
2
-10
-
-
-
-
24
10
-7
-30
-59
-
-
-
-
-
31
23
14
2
-24
-
-
-
-
22
5
-18
-47
-89
-
-
-
-
-
35
26
14
-12
-52
-
-
-
-
17
-6
-35
-77
-140
-
-
-
-
-
38
26
0
-40
-
-
-
-
-
6
-23
-65
-128
-
-
-
-
-
-
38
12
-28
-
-
-
-
-
-
-11
-53
-116
所有输入信号全部TDS （设置时间）和TDH （保持时间）所需的计算方法是添加数据表TDS （基地）和
TDH （基峰）值的
ΔtDS
和
ΔtDH
分别降额值。例如： TDS （总建立时间） = TDS （基地） +
ΔtDS 。
设置（TDS）的标称压摆率的上升信号被定义为VREF （直流）的最后一个交叉之间的压摆率与所述第一
过路的VIH （ AC）分钟。设置（TDS）的标称压摆率下降信号被定义为最后一个交叉之间的压摆率
VREF （ DC）和VIL （ AC）最大的第一个十字路口。如果实际信号总是早于之间的标称压摆率线
阴影“ VREF （ DC ），交流区” ，使用额定压摆率降额值。参见图24插图名义压摆率的
TDS （差分DQS ， DQS ） 。
如果实际信号是购买比标称转换速率线阴影“的VREF （直流）到AC区域”中，一个压摆率之间的任何地方
切线从AC电平的DC电平的实际信号被用于降额值。参见图25插图切线
对于TDS （差分DQS ， DQS ） 。
持（ TDH ）公称压摆率的上升信号被定义为VIL（直流）的最后一个交叉之间的转换速率最大值和所述第一
交叉VREF （ DC）的。持（ TDH ）标称摆率下降信号被定义为最后一个交叉之间的压摆率
VIH （ DC）分和VREF （ DC ）的第一个十字路口。如果实际信号总是迟之间的标称压摆率线
阴影“DC电平VREF （ DC ）区” ，使用额定压摆率降额值。参见图26插图名义压摆率
为TDH （差分DQS ， DQS ） 。
如果实际信号是低于标称转换速率线阴影的“DC至VREF （直流）区域”之间的任何位置，摆率
的切线从DC电平至VREF （直流）电平的实际信号被用于降额值。参见图27插图
切线为TDH （差分DQS ， DQS ） 。
虽然慢摆率的总安装时间可能是负的（即有效输入信号将不会达到VIH / IL （ AC ）在
仍然需要一个有效的输入信号的时钟跳变上升沿）的时间来完成过渡，达到VIH / IL （ AC ） 。
在值之间的转换速率高于DDR2-667 ， DDR2-800和DDR2-1066 TDS / TDH降额使用差分上市
数据选通表，降额值可以通过线性插值来获得。
这些值通常不受生产测试。他们是通过设计和特性验证。
- 60 -
出版日期： 2010年3月15日
修订版A01
