R
XC17V00系列配置PROM
AC特性在工作条件XC17V16和XC17V08
X -参考目标 - 图5
tCEH
CE
TSCE
TSCE
THCE
RESET / OE
(1)
TLC
THC
THOE
TCYC
CLK
TOE
TCE
大隘社
TOH
TDF
数据
TSBUSY
THBUSY
TOH
忙
(2)
注意：
1 XC17V00 RESET / OE输入极性是可编程的。在RESET / OE输入显示在高电平有效复位极性的时序图。
时序规格相同的两个极性设置。
2.如果BUSY是无效的一个CLK上升沿时（低） ，那么新的数据出现在时间T
CAC
之后， CLK的上升沿。如果BUSY有效（高）
一个CLK上升沿时，则没有相应的更改的数据。
DS073_05_031606
符号
T
OE
T
CE
T
CAC
T
DF
T
OH
T
CYC
T
LC
T
HC
T
SCE
T
HCE
T
HOE
T
SBUSY
T
HBUSY
T
CEH
注意事项：
1.
2.
3.
4.
5.
6.
7.
描述
OE数据延迟
CE数据延迟
CLK数据延迟
(2)
CE或OE到数据浮法延迟
(3,4)
从CE， OE ，或CLK数据保持
(4)
时钟周期
CLK低的时间
(4)
CLK高电平时间
(4)
CE设置时间CLK （以保证正确的计数）
CE保持时间CLK （以保证正确的计数）
OE保持时间（保证计数器复位）
BUSY建立时间
BUSY保持时间
CE高电平时间（保证计数器复位）
民
–
–
–
–
0
50
25
25
25
0
25
5
5
20
最大
15
20
20
35
–
–
–
–
–
–
–
–
–
–
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
AC测试负载= 50 pF的。
当BUSY = 0 。
浮延迟测量采用5 pF交流负载。转变是从稳态活性水平的测量± 200 mV的。
通过设计保证，未经测试。
所有AC参数测量V
IL
= 0.0V和V
IH
= 3.0V.
如果T
CEH
高， 2
μs,
T
CE
= 2
μs.
如果T
HOE
高， 2
μs,
T
OE
= 2
μs.
DS073 （ V1.12 ）二〇〇八年十一月十三日
产品speci fi cation
www.xilinx.com
12
