位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第30页 > XC4013XL-3PQ240I > XC4013XL-3PQ240I PDF资料 > XC4013XL-3PQ240I PDF资料2第4页
R
XC4000E和XC4000X系列现场可编程门阵列
输入阈值
5V器件的输入阈值可以在全球范围内CON连接G-
置的对或者TTL （ 1.2 V阈值）或CMOS （2.5V
阈值） ，就像XC2000和XC3000的投入。两
输入阈值和输出电平的全球调整是
相互独立的。该XC4000XL系列还具有
1.6V的输入阈值，在3.3V CMOS兼容
与TTL电平。
在XC4000X进一步改善，只有
增加路由
在XC4000X新的互连包括22
在CLB中和12中的每一列额外的垂直线
新的水平行的CLB的每一行中。 12项“四
每个CLB行和列线“ ，包括可选的repow-
化工e圈缓冲区的最大速度。额外的高性
曼斯路由附近的IOB的提高针的灵活性。
全球信号进入逻辑
有从全局时钟额外的访问到F和
G功能发生器的输入。
更快的输入和输出
一个快速，致力于早期时钟源来自全局时钟缓冲器
可用于所述的IOB 。以确保与同步
经常全局时钟，快速捕捉锁定的驱动
早期的时钟可用。输入数据可以是最初
加载到快速捕捉锁存与早期时钟，然后
传送到输入佛罗里达州的ip-佛罗里达州运算或与低歪斜锁存
全局时钟。输入一个可编程延迟可以
用于避免保持时间的要求。看
“ IOB输入信
第20页上的NAL “
了解更多信息。
CON组fi guration引脚上拉电阻
在配置过程中，这些引脚有弱上拉电阻
器。最流行的配置模式，从
串行模式引脚可以这样悬空。该
3模式下输入可单独配置或
没有弱上拉或下拉电阻。一个下拉
建议4.7 kΩ的电阻值。
这三种模式的输入可以是单独CON组fi gured与
或不弱上拉或后CON连接gu-下拉电阻
口粮。
程序输入引脚有一个永久的弱上拉。
在CLB的闩锁能力
在XC4000X CLB存储元件可以CON连接gured
因为无论是FL IP- FL OPS或锁存器。这种能力使得
FPGA合成高度兼容。
软启动
像XC3000A ， XC4000系列器件具有“软
启动了起来。 “当CON组fi guration过程是科幻nished和
设备启动时，输出的连接首先激活
自动摆率限制。该功能避免了电位
TiAl金属接地反弹时所有输出都接通simulta-
neously 。后立即启动，的压摆率
各个输出是，如在XC4000家族，确定
由个人CON组fi guration选项。
IOB输出MUX从输出时钟
在IOB多路复用器允许输出时钟选择
无论是输出数据或IOB时钟使能，作为输出
到垫。因此，两个不同的数据信号可以共享一个赎罪
GLE输出垫，有效地加倍装置的数目
而不需要更大，更昂贵的封装输出
年龄。该复用器还可以CON组fi gured作为
与门来实现一个非常快的引脚到引脚的路径。看
第23页的“ IOB输出信号”
了解更多信息。
XC4000和XC4000A兼容性
现有XC4000位流可用于精读音响gure一个
XC4000E设备。 XC4000A比特流必须重新编译
用于与XC4000E使用由于改进的路由
资源，虽然器件的引脚对引脚兼容。
额外的地址位
较大的设备需要CON组fi guration数据的多个位。一
几个大XC4000X设备菊花链可能需要
这不能由18地址解决的PROM
位支撑在XC4000E 。该XC4000X系列
因此扩展了主并行CON连接G-寻址
置模式为22位。
6-8
1999年5月14日（版本1.6 ）
