XRP7714
四通道数字PWM降压控制器
对于那些使用主动3.3V或5V逻辑上的使能引脚从VCCA的RC延迟的使能引脚
可被使用。当使用来自VCCA的RC延迟，必须注意以量
旁路电容负载AVDD的，因为它会延迟所需的时间为AVDD上电和
调节。 AVDD和DVDD引脚不需要超过一个2.2uF的旁路正确。看
图21为通过一个RC延时测序的使能引脚的组件推荐
从VCCA 。如果有更多的电容被添加到AVDD和DVDD ，时间常数必须
增加。一旦启用断言，内部CHIP_READY标志变为高电平，使我
2
C到
确认主机的串行命令。正在为常上配置的通道的通道
启用。如果各自都还使被配置为使能由通用输入输出通道
GPIO断言。
VCCA
10K
使能引脚
.1uF
图。 21 ： RC延时启用取自VCCA
在几乎所有情况下，一个简单的检查将确保适当的测序已经实现。 VCCA
在调节时，使能引脚大约4.6V的逻辑电平低，在5.1V时为启用
断言。 VCCA通常电和AVDD之前调节和因为内部逻辑
尚未通电，没有内部关断信号时，它会在5.1V调节。一旦有AVDD
达到足够的电压（并启用低） ，将断言内部关断信号和VCCA
会降低其稳定电压为4.6V 。当启用断言，该芯片将电和
VCCA将调节在5.1V 。如果我们的设备已正确排序， VCCA将达到5.1V ，然后下降
下降到4.6V ，并切换回5.1V 。参见图22中的示例。
图。 22 ： VCCA （绿）启动波形
2011 Exar公司
13/29
修订版1.1.6
