Z89223/273/323/373
16位数字信号处理器， A / D转换器
ZiLOG公司
引脚功能
EA2–EA0.
外部地址总线（输出锁存） 。这些
VAHI 。
模拟高参考电压（输入） 。该引脚
引脚提供外部寄存器地址。此地址
在内部和外部的访问总线被驱动。一
多达7用户定义外部寄存器被选中
该处理器读取或写入。 EXT7总是被保留
用于由所述处理器使用。
ED15–ED0.
外部数据总线（输入/输出） 。这些引脚
提供用于模拟的满刻度电压的参考
输入信号。
VALO 。
模拟低参考电压（输入） 。该引脚
提供用于模拟的零电压基准IN-
把信号。
AV
CC
-AGND 。
滤波后的模拟电源和接地必须
是为用户定义的外部寄存器的数据总线和
由P0口是共用的。这些引脚通常是三态，前
概念时，这些寄存器被指定为目的地的稳压
存器中的写指令到外部外围设备，或者当
端口0使能输出。这个总线使用所述控制信号
RD / WR ，DS和等待，地址引脚EA2 - EA0 。
DS
。数据选通（输出）。该引脚提供数据选通
提供独立的引脚以减少AN-数字噪声
考勤电路。
多功能引脚。
该Z89223 / 273 /三百七十三分之三百二十三DSP fami-
信号为ED总线。 DS是活跃传输到/从EX-
ternal外设而已。
RD / WR 。
读/写选择（输出） 。该引脚控制
LY提供了一个用户可配置的I / O结构，这意味着
大部分的I / O引脚提供双重功能。的功能，
方向（输入或输出） ，以及用于输出，则characteris-
抽动（推挽或开漏）都是根据用户的控制，由
作为适当的编程配置寄存器
在I / O端口部分所述。以下共享I / O
端口引脚：
INT0–INT2.
外部中断（输入，边沿触发） 。
数据方向信号为所述外部数据总线。数据是可用
能够从处理器上ED15 - ED0当该信号和
DS都很低。
等待
。等待状态（输入） 。该引脚采样在上升
适当的建立和保持时间的时钟边沿。一
单等待状态可以在内部通过设置来生成
相应位处于等待状态寄存器。必须将用户
推动这一行，如果多等待状态是必需的。该引脚
与端口2共享。
CLKI 。
时钟（输入）。该引脚是时钟电路的输入。它
这些引脚提供三种八个中断源
中断控制器。每个可编程为rising-
边缘或下降边缘触发。其他五个中断
来源是片上外设。
CLKOUT 。
系统时钟（输出）。该引脚可访问
到内部处理器时钟。
SDI 。
串行数据（输入） 。该引脚为SPI串行数据
输入。
SDO 。
串行数据输出（输出）。该引脚为SPI串行数据
可以由一个信号驱动或连接到32KHz的晶体。
CLKO 。
时钟（输出） 。该引脚是时钟电路的输出。
输出。
SS.
从选择（输入） 。该引脚用于SPI从机模式
它是用于操作用32 kHz晶振和PLL
来产生系统时钟。
停止
。暂停状态（输入） 。该引脚终止程序执行。
只。 SS的建议SPI的，这是一个串行传输的目标
从外部主机。
SCLK 。
SPI时钟（输入/输出） 。该引脚处于输出
该处理器继续执行NOP指令和亲
程序计数器保持不变，而这个引脚保持为低电平。
该引脚提供了一个内部上拉电阻。
RESET
。复位（输入） 。该引脚复位处理器。它推挽
主模式和输入从机模式。
UI0 ， UI1 。
用户输入（输入）。这些通用输入
ES程序计数器（ PC）的压入堆栈的内容
然后取出从程序存储器中一个新的PC值AD-
装扮0FFCH RESET信号释放后。状态
寄存器被设置为全零。上电时， RAM和其他稳压
存器是不确定的，但是，它们保持不变以
随后的复位。 RESET可以异步断言。
AN0–AN3.
模拟量输入（输入） 。这些是模拟输入
引脚由条件分支直接测试指令
系统蒸发散。它们也可以被理解为在状态寄存器中的位。
这些是不需要特殊的异步输入信号
时钟同步。计数器/定时器0和
计数器/定时器可以使用其中任一引脚作为输入。
UI2.
用户输入（输入）。该引脚为输入
计数器/定时器2 。
TMO0/UO0.
计数器/定时器输出或用户输出0 （输出
把引脚。模拟输入信号应VALO之间
和VAHI精确转换。
启用和计数器/定时器被禁止，该引脚亲
4
放） 。计数器/定时器0和计数器/定时器1可以亲
编程提供有关该引脚输出。当用户的输出
志愿组织的状态寄存器的补位5 。
DS000202-DSP0599
