AD7112
接口逻辑信息
DAC的选择
动态性能
两个DAC锁存器都有一个共同的8位端口。控制IN-
放
DAC A / DAC
B选择哪一个DAC可以接受来自数据
的输入端口。
模式选择
输入
CS
和
WR
控制的选择的操作模式
DAC 。请参阅下面的方式选择表。
写模式
当
CS
和
WR
二者都低DAC的是在写模式。
所选择的DAC的输入数据锁存器是透明的，并
它的模拟输出响应的DB0 - DB7活动。
HOLD MODE
选定的DAC锁存器将保持其存在的数据
DB0 - DB7前夕
CS
和
WR
假设一个高的状态。两
模拟输出保持在所述值对应于在数据
它们各自的锁存器。
模式选择表
在AD7112的动态性能将依赖于
增益和输出放大器的相位特性，同时
与PC板布局和去耦的最佳选择
组件。电路布局是最重要的，如果最佳
在AD7112的性能来实现。大多数应用程序
问题无论从穷人的布局，接地错误或IN-干
选用合适的放大器。保证的布局
印刷电路板具有隔开的数字和模拟系
尽可能。小心不要运行任何数字轨迹
旁边一个模拟信号的轨道。建立一个单点模拟
从逻辑系统接地接地（星形地）区分开来。
把这个地尽可能接近的AD7112 。连
所有模拟理由星型接，也连接
AD7112 DGND至地面。不要连接任何其他digi-
TAL的理由这个模拟接地点。低阻抗模拟
电源和数字电源常见的回报是至关重要的低
噪声及这些转换器的高性能，因此在
这些轨道的箔宽度应尽可能宽。利用
地平面的建议，因为这减少了阻抗
路径也从警卫数字噪声模拟电路。
因此建议使用具有高的AD7112时
高速放大器，一个电容器（C1）中的反馈连接
路径，如图2。该电容器应该是BE-
吐温5 pF和15 pF的，用于补偿相位滞后介绍 -
由D / A转换器的输出电容缩小一次。图
图4和5示出了AD7112的性能使用
AD712 ，高速，低成本的BiFET放大器，并且
OP275 ，双双极性/ JFET放大器适合音频应用程序
阳离子。具有和不具有补偿的性能
电容器中示出这两种情况。对于超出操作
250 kHz时，电容C1可以减小值。这给出了一个
在一个较差的瞬时重新为代价增加带宽
sponse在图7所示的电路中C1是不IN-
cluded ，高频滚降点主要决定
由输出放大器而不是AD7112的特性。
穿心和精度输出漏电流敏感
租金的影响。出于这个原因，建议将operat-
在AD7112的荷兰国际集团温度保持接近至+ 25°C时为是
实际可能的，特别是在设备的性能
在高衰减电平是重要的。泄漏的典型情节
电流与温度的关系示于图11 。
有些焊剂和清洁材料可以稍微形成
这导致模拟输入之间的泄漏影响导电膜
投入和产出。用户应注意，以确保制造
facturing过程使用AD7112不允许电路
这种薄膜形成。否则引线，准确性和
最大可使用的范围将受到影响。
静态精度性能
DACA /
DAC B
L
H
X
X
CS
L
L
H
X
WR
L
L
X
H
DAC A
写
HOLD
HOLD
HOLD
DAC B
HOLD
写
HOLD
HOLD
L =低的状态，V
IL
; H =高状态，V
IH
; X =不在乎。
t
CS
CS
t
CH
t
AH
DAC A / DAC B
t
AS
t
WR
WR
t
DS
V
IH
DB0–DB7
V
IL
t
DH
笔记
1.所有输入信号的上升时间和下降时间从实测
10％至90 ％的V
DD
.
t
R
=
t
F = 20ns的。
2.控制定时测量参考水平= （V
IH
+ V
IL
) / 2
图3.写周期时序图
在D /对AD7112的转换器部分由一个17位的
R- 2R型转换器。以获得最佳的静态性能
解决这个水平，有必要引起高度重视
功放的选择，电路的接地等
放大器的输入偏置电流产生的直流的输出偏移
放大器由于电流流过反馈电阻器
R
FB
。建议在放大器的输入偏置电流
小于10 nA的使用（例如， AD712 ） ，以尽量减少该偏移。
–6–
第0版
