位置：首页 > IC型号导航 > 首字符R型号页 > 首字符R的型号第533页 > RTL8110SC-GR > RTL8110SC-GR PDF资料 > RTL8110SC-GR PDF资料1第30页
RTL8110SC(L)
数据表
7.7 。 PCI总线操作时序
7.7.1.
PCI总线的时序参数
表17. PCI总线的时序参数
66MHz
33MHz
参数
民
最大
民
符号
2
6
2
11
CLK在信号有效
延迟汇流排信号
2
6
2
12
CLK在信号有效
延迟点对点
FL燕麦主动延迟
2
2
积极为FL燕麦延迟
14
28
3
7
输入建立时间
CLK-汇流排信号
5
10
输入建立时间
CLK-点至点
0
0
输入保持时间从
CLK
1
1
复位后活动时间
电源稳定
100
100
复位后活动时间
CLK稳定
40
40
重新激活输出
浮动延迟
2^25
2^25
RSTB高至第一
配置访问
5
5
RSTB高至第一
FRAMEB断言
参数
ns
ns
ns
ns
ns
ns
ns
ms
s
ns
钟
钟
符号
牛逼VAL
牛逼VAL （ PTP ）
T ON
吨关闭
吨SU
牛逼苏（ PTP ）
Th
牛逼RST
牛逼RST -CLK
牛逼RST -关闭
牛逼rhfa
牛逼rhff
V_th
CLK
V_test
T_val
V_tl
V_trise ， V_tfall
产量
延迟
三州
产量
V_test
T_on
t_o FF
V_test
图13.输出时序测量条件
集成千兆以太网控制器（ LOM ） （ MiniPCI接口）
25
轨道ID ： JATR ， 1076年至1021年
修订版1.2
