位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XCS10-3CS280I > XCS10-3CS280I PDF资料 > XCS10-3CS280I PDF资料1第56页
斯巴达和Spartan- XL FPGA系列数据手册
R
的Spartan- XL系列CLB RAM同步（边沿触发）写操作指引
所有设备都100 ％功能测试。内部时序
参数从测量内部测试巳衍生
燕鸥。下面列出的是代表性的值。欲了解更多
具体，更精确，并且最坏情况下保证数据的
使用报告的静态时序分析仪的数值（ TRCE
在Xilinx开发系统）和背面标注为
仿真网表。所有时序参数假设
最差工作条件下（电源电压和junc-
化温度）。值适用于所有的Spartan- XL设备
并以纳秒表示，除非另有说明。
速度等级
-5
符号
单端口RAM
写操作
T
WCS
地址写周期时间（时钟期）
T
WCTS
T
WPS
T
WPTS
T
屁股
T
ASTS
T
DSS
T
DSTS
T
WSS
T
WSTS
时钟毕竟保持时间
T
WOS
数据时钟后有效
T
WOTS
读操作
T
RC
地址读周期时间
T
RCT
T
国际劳工组织
T
IHO
T
ICK
T
IHCK
注意事项：
1.时序为16× 1的RAM选项是相同的16 ×2的RAM定时。
-4
最大
-
-
-
-
-
-
-
-
-
-
-
4.5
5.4
-
-
1.0
1.7
-
-
民
8.4
8.4
3.6
3.6
1.5
1.7
1.7
2.1
1.6
1.5
0.0
-
-
3.1
5.5
-
-
0.7
1.6
最大
-
-
-
-
-
-
-
-
-
-
-
5.3
6.3
-
-
1.1
2.0
-
-
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
SIZE
(1)
16x2
32x1
16x2
32x1
16x2
32x1
16x2
32x1
16x2
32x1
16x2
32x1
16x2
16x2
32x1
16x2
32x1
16x2
32x1
民
7.7
7.7
3.1
3.1
1.3
1.5
1.5
1.8
1.4
1.3
0.0
-
-
2.6
3.8
-
-
0.6
1.3
时钟脉冲宽度（有效边沿）
时钟之前地址建立时间
DIN时钟之前建立时间
时钟之前，我们建立时间
数据地址变更后有效（不写
启用）
时钟之前地址建立时间
56
www.xilinx.com
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
