Spartan-3系列FPGA系列：功能描述
配置上电后自动启动
除非它被使用者延迟。 INIT_B是一个开漏线
该FPGA的组态的结算过程中保持低
定量的内存。延长时间，该引脚为低电平
使配置编曲等。因此，组态
配给被延迟防止进入阶段，其中
数据加载。
的配置方法也可以通过发出启动
在PROG_B引脚。内存清理阶段结束时是
由INIT_B引脚变为高电平信号。在这一点上， CON组
成形的数据被写入到FPGA中。该FPGA的脉冲
环球置位/复位（ GSR ）信号配置结束，
重置所有触发器。整个过程的完成
由DONE引脚变为高电平信号。
R
变得活跃。一个CCLK周期后，全局写
使能（ GWE ）信号被解除。这允许内部
存储元件开始改变状态以响应
设计逻辑和用户时钟。
的配置的事件的相对定时可以改变
通过在BitGen选项在Xilinx开发软件。在
此外， GTS和GWE的事件可以由依赖新生
凹痕在多个设备上的DONE引脚都去高，
迫使设备启动同步。顺序
也可以在任何阶段停下来，直到锁已
实现对任何DCM 。
READBACK
使用从并行模式下，从配置数据
FPGA可被读回。回读功能只支持在
从并行
和边界扫描模式。
随着配置数据，所以能够读回
的所有寄存器的内容，分布式RAM ，和块
RAM资源。这种能力被用于实时调试 -
更改。
默认周期
启动时钟
相
0
1
2
3
4
5
6 7
DONE
GTS
其他配置细节
关于Spartan-3系列FPGA配置的更多详细信息
体系结构和指令集是在“请不要过多可用
TAN- 3系列配置用户指南“ （
UG332
）和
在"Spartan - 3高级配置Architecture"应用程序
阳离子笔记（
XAPP452
).
GWE
同步到DONE
启动时钟
供电Spartan-3系列FPGA的
稳压器
6 7
相
0
1
2
3
4
5
DONE高
DONE
GTS
各种电源制造商提供完整的电源
针对Xilinx FPGA的解决方案，其中包括一些集成
多轨稳压器专门针对Spartan-3系列的设计
FPGA中。该
赛灵思功率角
网站提供的链接
供应商的解决方案指南，以及赛灵思功耗估算
和分析工具。
电源分配系统（PDS ）设计
旁路/去耦电容
DS099_028_060905
GWE
注意事项：
1.在BitGen选项StartupClk在赛灵思
开发软件选择CCLK输入，
TCK输入，或用户指定的时钟输入（通过
STARTUP_SPARTAN3原语），用于接收所述
时钟信号同步启动时。
良好的功率分配系统（ PDS）的设计是很重要的
对于所有FPGA设计，尤其是用于高性能应用程序
阳离子。合理的设计带来更好的整体性能，
较低的时钟和DCM抖动，和大体更健壮系
统。前的设计印刷电路板（PCB）
FPGA设计，审查"Power分配系统（PDS ）
设计：使用旁路/去耦Capacitors" （
XAPP623
).
图29：
默认启动顺序
缺省的启动顺序，在所示
图29中
供应
作为对用户模式的转换。默认启动
顺序是做完后1 CCLK周期变高，
全球三态信号（ GTS ）被释放。这per-
MITS设备输出到该信号被分配到
52
上电行为
Spartan-3系列FPGA具有一个内置的上电复位（ POR ）
电路，监控到suc-所需的三个电源轨
功地配置FPGA 。上电时，上电复位电路
保持在FPGA在复位状态，直到在V
CCINT
, V
CCAUX
,
和V
CCO
组合4用品到达它们各自的输入
www.xilinx.com
DS099-2 （ V2.4 ） 2008年6月25日
产品speci fi cation
