R
Spartan-3系列FPGA系列：功能描述
3. V
CCAUX
是电源的一个辅助电源，主要是为了
优化各种FPGA的功能的性能
如I / O开关。
Xilinx公司开发的软件会检查这个。表
7, 8,
和
9
标准描述了如何使用不同的V
CCO
供应量。
4.只有下面的一个标准是允许的上
每组输出： LVDS ， LDT ， LVDS_EXT ，或RSDS 。
5.如果没有分配到的所述的I / O标准
（互联），银行（S ）采用V
CCO
，把所有相关的
V
CCO
行至2.5V 。
6.在一般情况下，适用于2.5V至V
CCO
4银行从加电到
配置结束。施加相同的电压，以
V
CCO
并行配置或在银行5
回读操作。有关如何信息
程序中使用3.3V的信号和电源的FPGA ，看
该
3.3V耐压配置接口
部分。
如果任一分配给该银行的输入的标准
利用V
REF
，然后观察以下附加规则：
1.连接
所有
V
REF
银行内部销到同一
电压电平。
2. V
REF
用于所有标准的级别分配给
银行的投入必须一致。赛灵思开发
软件会检查这个。表
7
和
9
描述如何
不同的标准使用V
REF
供应量。
如果没有指定银行的投入标准
利用V
REF
用于偏置输入切换门限，所有associ-
ated V
REF
引脚用作用户I / O 。
在I / O的上电过程中，配置和
用户模式
与施加到FPGA没有电源，所有的I / O处于
高阻抗状态。在V
CCINT
(1.2V), V
CCAUX
(2.5V),
和V
CCO
耗材可以以任何次序施用。前
上电就可以完成，V
CCINT
, V
CCO
银行4和V
CCAUX
必须达到它们各自的最小值recom-
谁料工作电平（见
表28 ，第56页） 。
在这
时，所有的I / O驱动程序也将在高阻抗状态。
V
CCO
银行4，V
CCINT
和V
CCAUX
作为投入到
内部上电复位电路（ POR） 。
适用于HSWAP_EN输入低电平使
拉对用户I电阻/ O的上电时整
配置。高水平的HSWAP_EN禁用
上拉电阻器，从而使I / O的浮动。如果
HSWAP_EN引脚悬空，则内部上拉电阻
拉HSWAP_EN高。一旦电源接通，则
FPGA开始初始化其配置的内存。在
同时，对FPGA内部断言全球
设置复位（ GSR ） ，其中异步复位所有IOB stor-
时代元素，以一个低的状态。
一旦完成初始化， INIT_B变高，
采样M0，M1和M2的输入以确定CON组
成形的模式。在这一点上，配置数据是
加载到FPGA 。在I / O驱动程序保持在
高阻抗状态（有或没有上拉电阻，如
由HSWAP_EN输入整个的配置而定）
化。
全球三个国家（ GTS）在网上发布
起向上，标记配置的端部和所述begin-
宁在用户模式下的设计工作。这一点，
这些I / O到信号被分配去激活
而所有未使用的I / O仍处于高阻抗状态。该
在GSR网，也有一部分的启动，释放离开IOB
登记在一个低的默认状态，除非装载的设计
反转的各自的RS的输入极性。
在用户模式下，在I / O的所有内部上拉电阻
残疾人和HSWAP_EN变成了“不关心”的输入。如果
最好有上拉或下拉电阻上的I / O
携带的信号，适当的符号 - 比如，上拉，
右上方 - 必须被放置在相应的焊盘
设计。比特流发生器（ Bitgen ）选项
在Xilinx开发软件UnusedPin可用
判断是否未使用的I / O的集体上拉起来
电阻，下拉电阻，或者在用户模式下没有电阻。
例外的银行支持的I / O
标准
任何Spartan-3器件的银行5 VQ100 ， CP132 ，或
TQ144包不支持DCI信号标准。在
这种情况下，银行5既无VRN也不VRP引脚。
此外，银行4和5中的任Spartan-3器件中的一个
使用VQ100封装不支持信号标准
V
REF
（见
表7）。
在此情况下，两个银行没有
任何V
REF
销。
电源电压为IOB的
三种不同的供电的IOB中：
1. V
CCO
用品，每个FPGA的I / O的
当使用除银行，功率输出驱动器，
GTL和GTLP信号标准。上的电压
V
CCO
销确定的输出电压摆动
信号。
2. V
CCINT
是针对FPGA的内部主电源
逻辑。
DS099-2 （ V2.4 ） 2008年6月25日
产品speci fi cation
www.xilinx.com
21
