R
Spartan-3系列FPGA系列：功能描述
瞬变。每个I / O有两个钳位二极管：一个二极管
延伸的P-to -N从垫到V
CCO
和第二二极管
延伸N到P从垫板到GND。在操作期间，
这些二极管通常被偏置在截止状态。这些
钳位二极管总是分别连接到焊盘，而不管
的信号标准的选择。二极管的存在lim-
Spartan-3系列的I / O ，其耐受高电压信号的能力
老少皆宜。在V
IN
绝对最大额定值
表27 ，
第55页
指定I / O可承受的电压范围。
DCM
180 0
FDDR
D1
Q1
CLK1
压摆率控制和驱动强度
DDR多路复用器
Q
D2
Q2
CLK2
两个选项，快与慢，控制输出压摆率。
快选件支持输出开关在一个较高的速度。
缓慢的选项减少了总线瞬态。这些选项
只使用LVCMOS或LVTTL之一时可用
标准，其也提供多达七个不同等级的
电流驱动强度：2,4 ，6，8 ，12，16 ，和24毫安。选择能使
荷兰国际集团在适当的驱动力水平的又一途径
尽量减少总线瞬变。
表6
显示驱动能力的LVCMOS和
LVTTL标准支持。
DS099-2_02_070303
图6：
时钟的DDR寄存器
上拉和下拉电阻
可选的上拉和下拉电阻的目的是
建立高和低的水平，分别为未使用的I / O 。
上拉电阻可选每个IOB垫连接
V
CCO
。一个下拉电阻可选每个焊盘连接到
GND 。这些电阻器所使用的放置在一个设计
在一个示意性respec-上拉和下拉符号
tively 。它们也可以被实例化为部件，设置为
约束或传递的HDL代码的属性。这些
电阻器，也可以选择使用所有未使用的I / O的
比特流发生器（ BitGen ）选项UnusedPin 。一种低
在HSWAP_EN逻辑电平激活上拉电阻上
在配置过程中所有的I / O 。
Spartan-3系列I / O上拉和下拉电阻显
icantly比"weak"上拉/下拉电阻强
在以前的Xilinx FPGA系列中使用。看
表32 ，
第58页
等效电阻的优势。
表6：
可编程的输出驱动电流
信号
电流驱动（毫安）
标准
2
4
6
8
12
16
（ IOSTANDARD ）
LVTTL
LVCMOS33
LVCMOS25
LVCMOS18
LVCMOS15
LVCMOS12
-
-
-
-
24
-
-
-
边界扫描功能
所有Spartan - 3的IOB支持边界扫描测试相容
IBLE与IEEE 1149.1标准。在边界扫描
操作如EXTEST和HIGHZ的I / O上拉下来
电阻器是有效的。欲了解更多信息，请参阅
Bound-
元扫描（ JTAG ）模式，
第49页，
并参照“使用
边界扫描和BSDL文件“
在第一章
UG331.
SelectIO接口的信号标准
将IOB支持18种不同的单端信号标
dards ，如在列
表7中。
此外，多数的
的IOB可以在任何支持八个具体成对使用
差分信号的标准，如图
表8 。
来定义的SelectIO
接口信令标准的
设计，设置IOSTANDARD属性到相应的
设置。 Xilinx提供了多种不同的方法来
应用IOSTANDARD了最大的灵活性。对于一个完整的
的将属性应用于不同的方法说明
控制IOSTANDARD ，请参阅“使用
I / O资源“
在第一章
UG331.
保持电路
每个I / O都有保留最后一个可选的保持器电路
在所有的驱动程序后，线路的逻辑电平被关闭。
这让公交线路漂浮在全部内是有用的
连接的驱动器处于高阻抗状态。此功能
被放置在使用门将符号的设计。拉
和下拉电阻覆盖门将电路。
ESD保护
钳位二极管保护所有设备垫免受伤害
静电放电（ ESD）以及电压过高
DS099-2 （ V2.4 ） 2008年6月25日
产品speci fi cation
www.xilinx.com
15
