R
的Virtex -II FPGA平台：功能描述。
设备中，一些V
CCO
在较大的设备中使用的引脚不CON组
NECT在包装内。这些未连接的引脚可
悬空的外部，或者，如果需要的话，它们可以是
连接到V
CCO
以允许迁移到更大的设备。
2银行
BANK 0
7银行
银行1
规则在同一家银行相结合的I / O标准
下面的规则必须被遵守，以结合不同
在同一存储体的输入，输出和双向标准：
1.
结合只能输出标准。
输出标准
具有相同的输出V.
CCO
需求可以是
结合在同一家银行。
兼容的例子：
SSTL2_I和LVDS_25_DCI输出
不兼容的例子：
SSTL2_I （输出电压V
CCO
= 2.5V）和
LVCMOS33 （输出电压V
CCO
= 3.3V ）输出
6银行
5银行
4银行
ug002_c2_014_112900
图7：
的Virtex - II I / O组：顶视图的引线键合
包（ CS / CSG ， FG / FGG ， & BG / BGG ）
一些输入标准要求用户提供门槛
电压（V
REF
） ，以及特定的用户I / O引脚被自动
配置为V
REF
输入。约六分之一的
I / O引脚在银行承担这一角色。
3银行
2.
结合唯一的输入标准。
输入标准
用相同的输入V
CCO
而输入V
REF
需求
可以在相同的银行进行组合。
兼容的例子：
LVCMOS15和HSTL_IV输入
不兼容的例子：
LVCMOS15 （输入V
CCO
= 1.5V）和
LVCMOS18 （输入V
CCO
= 1.8V ）输入
不兼容的例子：
HSTL_I_DCI_18 （V
REF
= 0.9V ）和
HSTL_IV_DCI_18 （V
REF
= 1.1V ）输入
银行1
2银行
BANK 0
7银行
3银行
6银行
3.
结合标准的输入和输出标准。
标准输入和输出标准具有相同
输入V
CCO
输出V
CCO
需求可以是
结合在同一家银行。
兼容的例子：
LVDS_25输出和输入HSTL_I
不兼容的例子：
LVDS_25输出（输出电压V
CCO
= 2.5V）和
HSTL_I_DCI_18输入（输入V
CCO
= 1.8V)
4银行
5银行
ds031_66_112900
图8：
的Virtex - II I / O组：顶视图的倒装芯片
包（ FF & BF ）
V
REF
银行内的引脚内部互连，并
因此只有一个V
REF
电压可以在用于
每家银行。然而，对于正确的操作，所有的V
REF
在销
银行必须连接到外部参考电压
年龄来源。
在V
CCO
和V
REF
引脚每家银行出现在
器件的引脚配置表。内给定的包，数
V
REF
和V
CCO
销可以根据大小而变化
装置。在较大的设备，更多的I / O引脚转换为V
REF
销。因为这些是总是在V的一个超
REF
引脚
用于更小的设备，有可能设计一个PCB，用于
允许迁移到更大的设备，如果有必要的。
所有V
REF
引脚预期最大的设备必须CON组
，连接到该V
REF
电压不用于I / O。在较小的
4.
组合双向标准与输入或
输出标准。
当结合双向I / O
与其他标准，确保双向
标准可通过3满足规则1以上。
5.
其他规则相结合的DCI I / O标准。
一。不超过一个单终端类型（输入或
输出）允许在同一银行。
不兼容的例子：
HSTL_IV_DCI输入和HSTL_III_DCI输入
b.
不超过一个分裂终端类型（输入或
输出）允许在同一银行。
不兼容的例子：
HSTL_I_DCI输入和HSTL_II_DCI输入
实现工具会执行这些设计规则。
表5
总结了所有的标准和电源电压。
DS031-2 （ V3.5 ） 2007年11月5日
产品speci fi cation
www.xilinx.com
4模块2
6
