的Spartan- IIE FPGA系列：DC和开关特性
R
全局时钟的建立和保持为LVTTL标准，
同
DLL （引脚到引脚）
速度等级
-7
符号
T
PSDLL
/ T
PHDLL
描述
输入建立和保持时间相对于全局时钟输入信号
为LVTTL标准，无延迟， IFF ，
(1)
同
DLL
民
1.6 / 0
-6
民
1.7 / 0
单位
ns
注意事项：
1. IFF =输入触发器或锁存器
2.建立时间是相对于全局时钟输入信号以最快的路线和负载最轻。保持时间的测量
相对于全局时钟输入信号与最慢的路径和最重的负载。
3. DLL的输出抖动已经包含在计时计算。
4.对于数据输入具有不同的标准，调整由所示的值设置延迟时间
IOB输入延迟调整为不同
标准，第38页。
对于全局时钟输入比LVTTL等标准，调整延迟与价值观
I / O标准
全局时钟输入调整，第42页。
5.零保持时间上市表示没有时间或负的时间。
全局时钟的建立和保持为LVTTL标准，
没有
DLL （引脚到引脚）
速度等级
-7
符号
T
PSFD
/ T
PHFD
描述
输入建立时间和保持时间相对
到全局时钟输入信号为
LVTTL标准，具有延时， IFF ，
(1)
没有
DLL
设备
XC2S50E
XC2S100E
XC2S150E
XC2S200E
XC2S300E
XC2S400E
XC2S600E
民
1.8 / 0
1.8 / 0
1.9 / 0
1.9 / 0
2.0 / 0
2.0 / 0
2.1 / 0
-6
民
1.8 / 0
1.8 / 0
1.9 / 0
1.9 / 0
2.0 / 0
2.0 / 0
2.1 / 0
单位
ns
ns
ns
ns
ns
ns
ns
注意事项：
1. IFF =输入触发器或锁存器
2.建立时间是相对于全局时钟输入信号以最快的路线和负载最轻。保持时间的测量
相对于全局时钟输入信号与最慢的路径和最重的负载。
3.对于输入数据具有不同的标准，调整由所示的值设置延迟时间
IOB输入延迟调整为不同
标准，第38页。
对于全局时钟输入比LVTTL等标准，调整延迟与价值观
I / O标准
全局时钟输入调整，第42页。
36
www.xilinx.com
DS077-3 （ V2.3 ） 2008年6月18日
产品speci fi cation
