位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第152页 > XC2S100-5PQ208C > XC2S100-5PQ208C PDF资料 > XC2S100-5PQ208C PDF资料2第19页
R
的Spartan- II FPGA系列：功能描述。
V
CC
(1)
T
POR
节目
T
PL
INIT
T
ICCK
CCLK输出或输入
M0, M1, M2
（必选）
.
有效
DS001_12_102301
符号
T
POR
T
PL
T
ICCK
T
节目
上电复位
计划延迟
描述
民
-
-
0.5
μ
s
300纳秒
最大
2毫秒
100
μ
s
4
μ
s
-
CCLK输出延迟（主串行模式）
编程脉冲宽度
注： （指波形上面:)
1.在配置就可以开始，V
CCINT
必须大于1.6V和V
CCO
银行2必须大于1.0V 。
图12：
上电时的配置时机
清除配置存储器
该设备指示清除配置存储器
正在通过驱动INIT低。此时，用户可以
通过举办这两个程序或INIT延缓配置
低，这使得该设备保持在存储器
清算阶段。需要注意的是双向的INIT线是
在行驶过程中的内存清理低逻辑电平。为了避免
争，使用开漏驱动器，以保持INIT低。
随着力无延迟，设备指示的内存
是通过驱动INIT高完全清楚。 FPGA的样品
其模式引脚上的这种低到高的转变。
不匹配时，FPGA驱动INIT低时，表示一个
发生帧错误和配置将被中止。
重新配置设备时， PROGRAM引脚应
断言以复位配置逻辑。回收动力
也复位FPGA进行配置。看
"Clearing
配置Memory" 。
启动
在启动序列负责FPGA的过渡
从配置状态到完全的用户操作。一场比赛
CRC值，表明成功加载的
配置数据，启动序列。
在启动过程中，设备将执行四则运算：
的DONE 1.断言。所做的没有走高速
可指示配置的成功加载
数据。
全球三大国网2.释放。这
激活的I / O到信号分配。该
残留在具有高阻抗状态的I / O的停留
内部弱上拉或下拉电阻存在。
3.否定全局设置复位（ GSR ） 。这使得所有
触发器改变状态。
4.全球的断言写使能（ GWE ） 。这
让所有的RAM和触发器改变状态。
加载配置数据
一旦INIT为高电平时，用户可以开始加载配置
数据帧到器件中。加载的细节
配置数据处理的章节中讨论
单独配置模式。的序列
必要的操作使用加载配置数据
串行模式显示在
图14 。
使用加载数据
从并行模式显示在
图19 ，第25页。
CRC错误检查
在配置数据的加载，一个CRC值
嵌入在配置文件中检查针对
在FPGA中计算CRC值。如果CRC值
DS001-2 （ V2.8 ） 2008年6月13日
产品speci fi cation
www.xilinx.com
4模块2
19
