功能概述
3
功能概述
内存总线
TINT0
CPU定时器0
CPU定时器1
实时JTAG
CPU定时器2
TINT2
PIE
（ 96个中断） （ A）
INT14
外
接口
（ XINTF ） （B ）
控制
Address(19)
Data(16)
M0 SARAM
1K ×16
M1 SARAM
1K ×16
TINT1
INT [ 12 ：1]
XINT13
XNMI
G
P
I
GPIO引脚
O
M
U
X
外部中断
控制
（ XINT1 / 2/13 ， XNMI ）
SCIA / SCIB
SPI
McBSP的
ECAN
FIFO
FIFO
FIFO
INT13
NMI
的C28x CPU
EVA / EVB
16个通道
12位ADC
XRS
X1/XCLKIN
X2
XF_XPLLDIS
系统控制
（振荡器和PLL
+
外设时钟
+
低功耗
模式
+
看门狗）
RS
CLKIN
内存总线
外设总线
由代码安全模块的保护。
注：可能96中断A. 45上使用的设备。
B. XINTF可以只在F2812和C2812设备。
C.在C281x器件， OTP被替换ROM的1K ×16块
图3-1 。功能框图
28
SPRS174O
L0 SARAM
4K ×16
L1 SARAM
4K ×16
FL灰
128K ×16 （ F2812 ）
128K ×16 （ F2811 ）
64K ×16 （ F2810 ）
只读存储器
128K ×16 （ C2812 ）
128K ×16 （ C2811 ）
64K ×16 （ C2810 ）
OTP （ C）
1K ×16
H0 SARAM
8K
×
16
引导ROM
4K
×
16
2001年4月 - 修订2007年7月
