流水线同步SRAM
EMIF案例分析
MT58128L32P1
128Kx32 225兆赫
突发控制
SA0,SA1,SA
ADSP
ADSC
ADV
模式
BW [3：0 ]
BWE
GW
CE
CE2
CE2
OE
CLK
DQ [31：0 ]
地址总线
SA0 ， SA1 ， SA
芯片使能
/ CE ， CE2 ， / CE2
数据总线
DQ [31：0 ]
OUTPUT ENABLE
/ OE
突发控制
#ADSP ， #ADSC
#ADV ，
模式
CLK 。
芯片
写
使能控制
写控制
#BW [3： 0]， #BWE
#GW
产品特点：
突发存取。
一个周期取消选择进行读访问。
艾维斯Electrónicos Digitales Avanzados
77
INGENIERIA ELECTRONICA
流水线同步SRAM
EMIF案例分析
PIPELINED SYNCRONOUS SRAM ：突发模式
地址
CLK
地址
LATCH
2
A0
A1
2
上
地址
位
CLK
=
第三
地址
第四
地址
低
2地址
位
第一次
地址
第二
地址
ADV
2位计数器
模式
ADV=0
CLK
ADV=0
CLK
=
ADV=0
CLK
=
=
它允许自动生成下一个地址的。
线性或交错增量。
它会自动翻转到00 11 。
如果地址0111b是在连拍模式下发出的，随后
访问将是0100B 。 = >
错误！
INGENIERIA ELECTRONICA
艾维斯Electrónicos Digitales Avanzados
78
