三菱半导体<Dual列直插封装智能功率Module>
PS21562-SP
模内转印式
绝缘型
图。 6典型的DIP -IPM应用电路实例
C1 ：紧公差温度补偿型电解
C2
C1
C2 ， C3 ： 0.22 2μF R-类陶瓷电容用于滤波
V
UFB
V
UFS
V
P1
HVIC1
V
CC
V
B
HO
V
S
DIP -IPM
P
C3
U
P
IN
COM
U
C2
C1
V
VFB
V
VFS
V
P1
HVIC2
V
CC
IN
COM
V
B
HO
V
S
C3
V
P
V
C2
C1
V
WFB
V
世界粮食首脑会议
V
P1
HVIC3
V
CC
V
B
HO
V
S
M
注1 ：
为了防止输入信号振荡，每个输入端的布线要尽可能短。 （小于2cm ）
2 :
由于没有任何光耦集成的应用程序特定类型的HVIC模块，直接连接到MCU的终端里面
或变压器隔离是可能的。
3 :
F
O
输出为开漏型。该信号线应拉至5V电源的正极，大约10K
电阻器。
4 :
F
O
输出脉冲宽度由CFO和V之间的外接电容来
NC
终端（C
FO
） 。 （例如：C
FO
- 22 nF的
→
t
FO
= 1.8毫秒（典型值） ）
5 :
输入信号的逻辑是高活性。 DIP-IPM的输入信号部分集成了2.5kΩ （最小）的下拉电阻。因此，当
使用外部滤波电阻，必须小心，以满足导通阈值电压的要求。
6 :
以防止保护的误动作中，A， B的布线， C应该尽可能地短。
7 :
请将C5R1时间常数范围1.5 2μs的。
8 :
每个电容器应放置在附近的DIP -IPM尽可能的引脚。
9 :
为了防止电涌破坏，在平滑电容器和P之间的布线，Nl销应尽可能地短。近似
三方共同建议之间的P- N 1针的0.1 0.22μF缓冲电容器。
10 :
以防止浪涌破坏的IC ，建议插入一个齐纳二极管（24V ， 1W）各控制电源端子之间。
11 :
比较器的参考电压Vref应设置短路脱扣值（VSC （ REF） ： min.0.45V到max.0.52V ）相同的等级。
12 :
OR逻辑输出电平应设置短路脱扣值（VSC （ REF） ： min.0.45V到max.0.52V ）相同的等级。
2005年7月
调节器
5V线
15V线路
C3
W
P
IN
COM
W
LVIC
U
OUT
V
N1
V
CC
C3
V
OUT
NU
NV
U
N
V
N
W
N
Fo
V
NC
U
N
V
N
W
N
F
o
GND
V
NO
CIN
首席财务官
W
OUT
C
NW
连线太长可能会在这里
造成短路。
首席财务官
C4(C
FO
)
CIN
V
NO
如果该布线过长，则SC
液面波动可能较大
并引起SC故障。
A
+
B R1
VREF
C5
B R1
VREF
C5
B R1
VREF
C5
N1
分流电阻器
龙GND布线这里可能
产生噪声的输入和事业
IGBT故障。
或逻辑
-
+
-
+
-
比较
外部保护电路
