PLL130-68/-69

高速缓冲器译者：单端至PECL或LVDS

特点

差分PECL （ PLL130-68 ）或LVDS

（ PLL130-69 ）输出。

接受任何单端REFIN输入（带

低至100mV的摆动） 。

REFIN内部交流耦合

输入范围从1.0MHz的1.0千兆赫。

没有Vref的要求。

无需外部电流源所需。

2.5 3.3V工作电压。

可在3x3mm的QFN封装。

引脚配置

（ TOP VIEW ）

Q_BAR

VDD

13

NC

REFIN

NC

NC

1

2

3

4

16

15

NC

14

Q

12

11

10

9

NC

Q

Q_BAR

OESEL

PLL130-6x

5

6

7

8

GND

NC

描述

该PLL130-68和PLL130-69是低成本，

高性能，高速度，翻译缓冲器

该复制任何输入频率从直流到

1.0GHz的。它们提供了一对差分输出的

看跌期权（ PECL的PLL130-68或LVDS的PLL130-

69 ） 。多亏的内部AC耦合

基准输入（ REFIN ） ，任意输入信号与

至少100mV的摆动可被用作参考

信号，不管其DC值。这些芯片

非常适合从限幅正弦波转换，

TTL，CMOS ，或差分信号LVDS或

PECL 。

输出使能逻辑电平

PLL130-68

OESEL

0（默认）

1

OECTRL

0（默认）

1

0

1（默认）

输出状态

输出启用

三州

三州

输出启用

OECTRL输入：通过PECL电平定义的逻辑状态。

PLL130-69

OESEL

0（默认）

1

OECTRL

0

1（默认）

0（默认）

1

输出状态

三州

输出启用

输出启用

三州

OECTRL输入：通过CMOS电平的定义的逻辑状态。

框图

OECTRL

REFIN

AC

耦合

输入

Q_BAR

Q

扩音器

47745弗里蒙特大道，弗里蒙特，加利福尼亚州94538电话：（ 510 ） 492-0990传真：（ 510 ） 492-0991

www.phaselink.com

转04年9月9日第1页

NC