PIC18F2423/2523/4423/4523
图26-22 ：
A / D转换时序
BSF ADCON0 ， GO
（注2 ）
Q4
130
A / D CLK
132
131
A / D数据
11
10
9
...
...
2
1
0
ADRES
OLD_DATA
NEW_DATA
T
CY
ADIF
GO
采样已停止
DONE
样品
记
1:
2:
如果A / D时钟源选择为RC ， T的时间
CY
加入了A / D时钟开始前。
这允许
睡觉
要被执行的指令。
这是最小的RC延迟（通常为100纳秒） ，这也将断开模拟输入上的保持电容器。
表26-25 ： A / D转换要求
PARAM
符号
号
130
T
AD
特征
A / D时钟周期
PIC18FXXXX
PIC18LFXXXX
PIC18FXXXX
PIC18LFXXXX
131
132
135
待定
T
CNV
T
ACQ
T
SWC
T
DIS
转换时间
（不包括采集时间）
(2)
采集时间
(3)
从转换开关时间
→
样品
放电时间
民
0.8
1.4
待定
待定
13
1.4
—
0.2
最大
12.5
(1)
25.0
(1)
1
3
14
—
（注4 ）
—
μs
单位
μs
μs
μs
μs
T
AD
μs
条件
T
OSC
基于V
REF
≥
3.0V
V
DD
= 3.0V;
T
OSC
基于V
REF
全系列
A / D RC模式
V
DD
= 3.0V ; A / D RC模式
图例：
注1 ：
2:
3:
4:
TBD =待定
在A / D时钟周期的时间是依赖于器件的频率和T
AD
时钟分频器。
ADRES寄存器，可以读下面的T
CY
周期。
时间保持电容采集一个“新”的输入电压，当电压满量程变化
转换（V后
DD
到V
SS
或V
SS
到V
DD
） 。源阻抗（R
S
）上的输入通道是50Ω 。
在器件时钟的下一个周期。
2007 Microchip的技术公司
初步
DS39755B页361
