PIC18F2331/2431/4331/4431
表25-16 ：我
2
C总线数据要求（从模式）
参数。
号
符号
特征
时钟高电平时间
100 kHz模式
400 kHz模式
SSP模块
民
4.0
0.6
1.5 T
CY
4.7
1.3
1.5 T
CY
—
20 + 0.1 C
B
—
20 + 0.1 C
B
4.7
0.6
4.0
0.6
0
0
250
100
4.7
0.6
—
—
4.7
1.3
—
最大
—
—
—
—
—
—
1000
300
300
300
—
—
—
—
—
0.9
—
—
—
—
3500
—
—
—
400
ns
ns
ns
ns
μs
μs
μs
μs
ns
μs
ns
ns
μs
μs
ns
ns
μs
μs
pF
时间总线必须是自由的
之前，一个新的传输
开始
（注1 ）
（注2 ）
C
B
为特定网络版是由
10到400 pF
仅与重复
启动条件
在此期间后，第一时钟
产生的脉冲
C
B
为特定网络版是由
10到400 pF
μs
μs
PIC18FXX31必须在运行
最小的1.5兆赫
PIC18FXX31必须在运行
最小的10兆赫
单位
μs
μs
条件
PIC18FXX31必须在运行
最小的1.5兆赫
PIC18FXX31必须在运行
最小的10兆赫
100
T
高
101
T
低
时钟低电平时间
100 kHz模式
400 kHz模式
SSP模块
102
T
R
SDA和SCL上升
时间
SDA和SCL下降
时间
启动条件的设置
时间
启动条件保持
时间
数据输入保持时间
数据输入设置
时间
停止条件建立
时间
输出有效
时钟
总线空闲时间
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
100 kHz模式
400 kHz模式
103
T
F
90
91
106
107
92
109
110
T
SU
:
STA
T
HD
:
STA
T
HD
:
DAT
T
SU
:
DAT
T
SU
:
申通快递
T
AA
T
BUF
D102
注1 ：
2:
C
B
总线的容性负载
作为发送器，器件必须提供内部最小延迟时间，以弥补未定义区域（最小300纳秒）
SCL的下降沿，以避免产生意外的启动或停止条件。
快速模式I
2
C总线器件也可在标准模式下我可以使用
2
C总线系统，但要求
SU
:
DAT
≥
250纳秒
然后，必须满足。这将是自动进行的，如果器件没有延长SCL信号的低电平周期。如果
该器件延长了SCL信号的低电平周期，它必须输出下一个数据位到SDA线。
T
R
最大。 + T
SU
:
DAT
= 1000 + 250 = 1250毫微秒（根据标准模式我
2
C总线规范） SCL线之前，
被解除。
2007 Microchip的技术公司
初步
DS39616C页365
