PIC16F785
4.2.3.3
RA2/AN2/T0CKI/INT/C1OUT
4.2.3.4
RA3/MCLR/V
PP
图4-3给出了此引脚的框图。 RA2引脚
可配置为以下功能之一：
通用I / O
模拟输入的A / D
时钟输入TMR0
外部边沿触发中断
从比较器1的数字输出
图4-4给出了此引脚的框图。 RA3引脚
可配置为以下功能之一：
通用输入
主复位带弱上拉
图4-4：
数据总线
WR
WPUA
RD
WPUA
D
CK
Q
Q
框图的RA3
MCLRE
V
DD
图4-3：
C1OE
C1OUT
框图RA2的
弱
拉普拉普
RESET
V
SS
MCLRE
V
SS
MCLRE
输入
针
ANS2
数据总线
WR
WPUA
RD
WPUA
D
WR
PORTA
CK
Q
Q
1
0
D
WR
TRISA
RD
TRISA
RD
PORTA
D
WR
IOCA
RD
IOCA
Q
中断ON-
变化
要TMR0
为INT
到A / D转换器
CK
Q
EN
Q
Q
D
EN
D
CK
Q
D
CK
Q
Q
V
DD
弱
RD
TRISA
RD
PORTA
D
WR
IOCA
CK
Q
拉普拉普
Q
Q
D
EN
V
DD
RD
IOCA
Q
D
EN
Q1
I / O引脚
中断ON-
变化
Q
D
Q3
EN
Q
ANS2
V
SS
读PORTA
Q
D
Q1
Q3
EN
读PORTA
2005年Microchip的科技公司
初步
DS41249B第39页
